Haz una pregunta
  Foros de Electrónica » Diseño digital » Microcontroladores y sistemas embebidos
Foros Registrarse ¿Olvidaste tu contraseña?

Temas similares

02/11/2015 #1

Avatar de seaarg

Agregar buffer en salida ADC de alta velocidad, si o no?
Estimados,

Estoy realizando una placa de captura de alta velocidad (200 mhz) con un ADC08200 y un FPGA.

El ADC: http://www.ti.com/lit/ds/symlink/adc08200.pdf
El FPGA: http://www.waveshare.com/product/fpg...coreep3c16.htm

Como ven, el fpga esta en un "modulo" con pin headers de 2mm pitch.

El PCB "motherboard" lo estoy haciendo de tal manera que casi todo queda debajo del core para acortar los trazos lo mas posible.

Para las DRAM estoy realizando el PCB de acuerdo a las especificaciones JEDEC, con sus terminadores, etc.

Mi duda es con respecto al ADC: En el datasheet dice:

The more capacitance the output drivers must charge for each conversion, the more instantaneous digital current is required from VDR and DR GND. These large charging current spikes can couple into the analog section, degrading dynamic performance. Buffering the digital data outputs (with a 74AF541, for example) may be necessary if the data bus capacitance exceeds 5 pF. Dynamic performance can also be improved by adding 47Ω to 56Ω series resistors at each digital output, reducing the energy coupled back into the converter input pins.
Lo que traducido y resumido es: Si la capacitancia del bus es mayor a 5 pF seria recomedable implementar un buffer como el 74AF541, ademas, agregar resistores en serie beneficia la performance dinamica.

En mi caso, la distancia entre los pines de salida del ADC y el pin de entrada del FPGA no supera los 3-4 cms, con el inconveniente que por la mitad aproximadamente, pasan por el conector pin header.

- Para implementar como buffer, dispongo de unos 74LC245 pero ponerlos me preocupa ya que su TPd tipico es de 3.8ns a 3.3v pero su maximo es de 6.3ns http://pdf1.alldatasheet.com/datashe...TI/LC245A.html

Con esto, me preocupa que por mejorar la señal la termine empeorando.

- Por otro lado, podria no implementar buffer y solamente poner resistores en serie justo antes del conector (tal cual las memorias dimm pero al reves).

- O simplemente conectar directo y ver que pasa.

¿Tendrian algun consejo sobre que hacer?

Lo mismo para el clock: Inicialmente puse simplemente un resistor serie justo antes de entrar al pin del ADC para evitar reflexiones pero estaba jugando con la idea de poner otro buffer de estos para mejorar la señal de clock. Mi duda es que quiza la deforme en realidad debido al TPd
02/11/2015 #2

Avatar de SKYFALL

Para estos casos lo mejor es ensayar con buffer y sin buffer, asi sabrás cual es la mejor opción dependiendo del resultado para que no deformes las señales.

Por lo general es mas recomendado trabajarlo con el buffer.
02/11/2015 #3

Avatar de seaarg

Ferchito, gracias por tu informacion.

El problema es que como la PCB tiene plated vias y tracks finos, estoy por mandarla a hacer a china como prototipos (de esos que te hacen 5 placas por bajo precio) y dados los tiempos de transporte, costos, etc queria hacerla lo mejor posible de una.

Una opcion que estaba pensando es poner el buffer y hacer el pcb de forma tal que pueda despues elegir soldarlo o no. Esto implicaria soldarle "puentecitos" a la placa si lo quiero saltear, con la casi seguridad que dichos puentes van a degradar la señal.
02/11/2015 #4

Avatar de chclau

Una cosa que podrias hacer es poner el buffer y las resistencias entre entrada y salida del buffer, despues instalas el buffer o las resistencias. O sea, pones las resistencias "adentro" del buffer. Si eso te hace mucho problema podes poner las resistencias del otro lado del buffer, pero acordarse de colocar las resistencias o el buffer

Yo, personalmente, no pondria el buffer.
02/11/2015 #5

Avatar de seaarg

Eso es una muy buena idea, lo voy a hacer. El encapsulado del buffer es TSSOP-20 bastante chico pero para las resistencias estoy usando los respack x 4 tamaño 0603 asi que posiblemente pueda ponerlo adentro.

¿Porque no pondrias el buffer? Si te es posible comentar, me gustaria saberlo ya que puede darme un fuerte indicativo de si / no
02/11/2015 #6

Avatar de chclau

Porque la capacitancia de entrada del FPGA es de ese orden (~6-7pF), las conexiones son cortas... y en general, como ya te comente con los DDR, si la conexion es corta prefiero no complicarla con cosas superfluas. Como bien dijiste, el buffer tiene tambien su dispersion de tpd y si una cosa me enseniaron los anios y las canas es tratar de hacer las cosas siempre lo mas simple posibles. Menos componentes -> menos posibilidades de fallas.

Salvo, obviamente, que el componente sea indispensable.
02/11/2015 #7

Avatar de Dr. Zoidberg

Podés hacer una simulación agregando las inductancias y capacidades de las pistas y las terminaciones. No creo que haga falta agregar los elementos activos como tales, sino solo fuentes de tensión y/o corriente para simular las salidas de los chips y redes RC(L eventualmente) para simular las entradas.
No es que vas a tener "la precisión" pero si la aproximación es válida, es probable que puedas sacar algun resultado válido que sea aplicable al diseño real.
03/11/2015 #8

Avatar de seaarg

Dr Zoidberg gracias por tu informacion,

Conozco formas en proteus para simular la capacitancia de entrada de un pin que forma una red RC y asi medir la respuesta en frecuencia de componentes elegidos.

- Como podria determinar la inductancia y capacitancia de una pista? Mas bien, como nombrar alguna tabla estandard para googlear desde donde obtener los datos?
- En una simulacion interesaria la respuesta en frecuencia? Se me ocurre que si tengo que hacer andar esto a 200 mhz y veo que para los valores dados la FC es, digamos 150mhz ahi es donde veria un problema en la simulacion.

Por otro lado, me gustaria compartir este articulo que esta interesante.

http://redeweb.com/articulos/articul...ia=componentes

En las partes de alta frecuencia en mi PCB, intente evitar las vias a como de lugar, y logre necesitar vias solamente en alimentacion y en el bus de direcciones de la RAM (que cambia "lento" en comparacion porque trabajo en burst) pero lamentablemente tengo "vias" formadas por el pin header del zocalo donde iria conectado el FPGA.

Ah! y por ultimo: Recomiendan algun simulador mejor, bajo Linux?
03/11/2015 #9

Avatar de chclau

La manera que yo conozco de simular estos casos es con Simuladores de HW de alta velocidad (High Speed Board Signal Integrity) que usan modelos IBIS para los componentes y saben extraer solos las conexiones del PCB determinando sus parametros de lineas de transmision. Lo unico que les tenes que dar es el PCB stack (material, distancias entre capas) y ellos solos calculan la impedancia del stripline o microstrip, y de las vias, si las hay.

Por ejemplo el Allegro PCB SI
http://www.cadence.com/products/pcb/...s/default.aspx

Mas que la frecuencia de reloj el parametro mas importante de los dispositivos es el slew rate, eso te lo trae incluido el modelo IBIS.
03/11/2015 #10

Avatar de Dr. Zoidberg

Hola!
Este artículo de TI es interesante..
Y si no, podés tratar de que te "presten" el libro "High-speed digital design. A handbook of black magic"... es moooooiiiiii bueno!!!!
Y acá hay una pista para buscar mas: https://www.google.com.ar/search?q=i...istributed+PCB
Respuesta
¿Tienes una mejor respuesta a este tema? ¿Quieres hacerle una pregunta a nuestra comunidad y sus expertos? Registrate

Foros de Electrónica » Diseño digital » Microcontroladores y sistemas embebidos

Powered by vBulletin® Version 3.8.4
Copyright ©2000 - 2017, Jelsoft Enterprises Ltd.
Search Engine Optimization by vBSEO ©2011, Crawlability, Inc.