Haz una pregunta
  Foros de Electrónica » Diseño digital » Microcontroladores y sistemas embebidos
Foros Registrarse ¿Olvidaste tu contraseña?

Temas similares

18/01/2010 #1


Arquitectura de las memorias
hola

Hasta ahora cuando he hecho algo pequeñito en arm he utilizado la misma memoria que los esquemas,pero me he encontrado un esquema que utiliza memoria 32x16 pero en donde compro no tienen mas que 16x6 y ahora mismo no se si es compatible.Entiendo que si,pero por si acaso prefiero preguntarlo.

A la hora de elegir memorias habria que tener en cuenta el bus de datos y velocidades. ¿Hay que tener algo mas en cuenta?¿Afecta algo la arquitectura? muchas gracias

saludos
20/01/2010 #2

Avatar de tecnogirl

Respuesta: Arquitectura de las memorias
Que clase de arquitectura ?. Salu2.
21/01/2010 #3


Respuesta: Arquitectura de las memorias
Hola

Por ejemplo me refiero a que tengo un esquema que me ha pasado un amigo como base que utiliza memoria SDRAM,DDR o el tipo que sea,con una caracteristica de 512MB y yo solo encuentro de 256MB (el tamaño no es un problema segun el correo que me paso),pero en la de 512 por ejemplo es de 32x16 y la que yo encuentro es de 16x16. Por eso preguntaba que si era posible utilizarlos o son distintos,afecta al funcionamiento. Y si hay que tener algo en cuenta a elegir memorias,ya que los datasheet de los micros solo te viene el tipo y velocidad del bus,nada mas. gracias

saludos
22/01/2010 #4

Avatar de tecnogirl

Respuesta: Arquitectura de las memorias
Los valores 16x6 o 32x16 los habia visto en memorias ROM muy pequeñitas. Puedes aclarar qué significan esas cifras o citar alguna referencia de la memoria para investigar ?. Salu2.
22/01/2010 #5


Respuesta: Arquitectura de las memorias
Generalmente las memorias suelen venir codificadas como número de Megabytes por ancho de palabra. Así tendríamos de 32Megapalabras de 16 bits expresado en la forma 32 x 16, y 16 x 16 significaría 16Megapalabras de 16 bits.

Y sí, afecta al funcionamiento y al setup del interface de memoria, así como al esquema eléctrico. En el datasheet de la memoria en cuestión te debe decir cuantos bits tiene el decodificador de columna y cuantos el de fila. En la memoria de 32 x 16 tendrás como mínimo un bit más en una de las dos, pero no tiene porqué ser 'cuadrado': 16 MB lo normal es que sea de 12bits por columna y otros tantos por fila, pero no es imposible encontrar organizaciones de 11 y 13, por ejemplo.

Tampoco es lo mismo SDRAM que SRAM que DDR2 o DDR1 o DDR3. Si tu tienes que hacer la placa de circuito impreso, vigila, que no es autorute todo lo que reluce.
24/01/2010 #6


Respuesta: Arquitectura de las memorias
Hola

Sobre el tipo ya sabia el problema es sobre el tamaño (arquitectura) y desconozco si hay que tener algo mas en cuenta.El diseño tiene esta memoria y yo he encontrado esta unicamente.Nunca he diseñado nada con memorias y por eso desconozco,me paso un amigo el equema de un diseño de el para que me lo fabricara pero no he encontrado la memoria y por eso preguntaba. ¿Que hay que tener en cuenta a la hora de elegir una memoria para el micro? (aparte de la velocidad y tipo) ¿Para las memorias flash (firmware) tambien hay requisitos? gracias

saludos
25/01/2010 #7


Respuesta: Arquitectura de las memorias
Las memorias flash son muy parecidas a las RAM estáticas, así que hacer convivir FLASH con DRAM es algo complicado por aquello que la arquitectura de los buses son bastante diferentes. Las primeras además pueden tener alguna parte divertida a la hora de grabarlas (tensiones, señales, tipo -NAND, NOR-).

¿Puedes ser más específico con lo que pretendes? Si tienes poca experiencia diseñando y haciendo PCB's y esquemas, esto puede ser un berenjenal de mucho cuidado. Las velocidades de trabajo de las SDRAM implican líneas de transmisión y redardos de propagación, algo que no se hace con facilidad y causa de problemas para los que no tienen experiencia en este tipo de diseños.
25/01/2010 #8


Respuesta: Arquitectura de las memorias
hola

me explico,un amigo que tiene una empresa de electronica diseño un sistema con un micro que al no ser microcontrolador,lleva todos los perifericos externos.No encuentro la memoria flash ni ram que el esquema pone y claro,queria buscar unos equivalentes.

Ya se que memoria flash no es lo mismo que ram,pero me referia a diferencias entre memorias flash.

El diseño tiene la memoria ram que puse y yo encontre solo la de issi, y aunque la palabra es distinta (32x16 vs 16x16) el bus y demas creo que es parecido. Por eso preguntaba mis dudas,las diferencias internas que puede haber entre las distintas memorias de la misma familia (flash, ddr, sdram,etc). Ya se que no puedo poner una ddr en donde una sdram, ni donde una flash, pero a la hora de elegir entre dos sdram por ejemplo que hay que tener en cuenta. Espero haberme explicado bien
muchas gracias

saludos
25/01/2010 #9


Respuesta: Arquitectura de las memorias
Básicamente, aparte de velocidad y patillaje, que sean de la misma família (DDR-2, DDR-3, EDO) y los Column Adress bits y Row Adress bits. Es importante configurar correctamente el controlador de memoria en el micro.

Respecto de Flash, no estoy muy informado, pero básicamente hay dos famílias, NAND y NOR creo recordar, que funcionan de manera ligeramente diferente.

Si tienes la placa ya diseñada, que creo que es lo que sugieres, probablemente usando la que propones se pueda montar sin más problemas (que tampoco serán poco) que la configuración correcta.
25/01/2010 #10

Avatar de tecnogirl

Respuesta: Arquitectura de las memorias
SacamantecaS dijo: Ver Mensaje
pero me he encontrado un esquema que utiliza memoria 32x16 pero en donde compro no tienen mas que 16x6...
No será 16 x 16 ? y creo que ayudaria mucho conocer los detalles (esquemas) del proyecto que quieres hacer. Salu2.
25/01/2010 #11


Respuesta: Arquitectura de las memorias
Después de mirarme los dos datasheets que has linkado, mucho me temo que no se puede sustituir una por la otra. Además, con lo atontao que estoy, en la ISSI que has puesto no he sabido encontrar la organización (columnas por filas), que en la primera está clarísima (4K x 256, por ejemplo).

Además, no son de la misma família: una es Low Power Mobile DDR, y la otra es DDR 'simple' (al menos no especifica low power mobile, que ya es mucho, aunque también parece omitir detalles importantes...), presumiblemente High Speed (200MHz).
27/01/2010 #12


Respuesta: Arquitectura de las memorias
hola

gracias a todos por responder y por la ayuda.La placa aun no la he montado,solo tengo el esquema que me paso mi amigo y a la hora de comprar los componentes,este problema me encontre con las memorias.En el datasheet del micro especifica lo siguiente:

The SDRAMC supports the following:
• Optimization of consecutive memory accesses using memory command anticipation (latency
hiding)
— Hiding latency (or “command anticipation”) by optimizing the commands to both connected
chip-selects
— Monitoring open memory pages
— Bank-wise memory address mapping
— SDRAM burst length configuration of 41 or 8 bursts or full-page mode
— MDDR burst length configuration of 8 bursts
— Support of different internal burst length (1/4/8 words) by using burst truncate commands
— ARM/AMBA/AHB-Lite compliant
— Shared address and command bus to SDRAM/MDDR
• Supports 64, 128, 256, 512 Mbit, 1 Gbit, and 2 Gbit, 4 bank, single data rate, synchronous
SDRAM, and MDDR
— Two independent chip-selects
— Up to 128 Mbytes per chip-select
— Up to four banks active simultaneously per chip-select
— JEDEC standard pinout/operation
• Supports mobile DDR266 devices (both 16-bit and 32-bit)
• PC133 compliant interface
— 133-MHz system clock achievable with “–7” option PC133 compliant memories
— Single fixed-length (4/8-word) burst or full page access
— Access time of 9-1-1-1-1-1-1-1 at 133 MHz (for read access when the memory bus is available,
the row is open and CAS latency configured to three cycles). The access time includes the
M3IF delay (assuming there is no arbitration penalty).
• Software configurable for different system and memory devices requirements
— 16-bit or 32-bit memory data bus width
— Many row and column addresses
— Row cycle delay (tRC)
— Row precharge delay (tRP)
— Row-to-column delay (tRCD)
— Column-to-data delay (CAS latency)
— Load mode register to active command (tMRD)
— Write to precharge (tWR)
— Write to read (tWTR) for MDDR memories only
— MDDR exit power down to next valid command delay (tXS)
— Active to precharge (tRAS)
— Active to active (tRRD)
• Built-in auto-refresh timer and state machine
• Hardware and software supported self-refresh entry and exit
— Keeps data valid during system reset and low-power modes
— Auto Power Down timer (one per chip-select)
— Auto Precharge timer (one per bank in each chip-select)

Muchas gracias por la ayuda,yo es que de memorias lo justito,en su dia 8051 y no habia que mirar tanto y con los pic, como va todo dentro jejeje. muchas gracias.

saludos
16/02/2010 #13


Respuesta: Arquitectura de las memorias
Hola

Entonces esta memoria no me vale? gracias.

saludos
Respuesta
¿Tienes una mejor respuesta a este tema? ¿Quieres hacerle una pregunta a nuestra comunidad y sus expertos? Registrate

Foros de Electrónica » Diseño digital » Microcontroladores y sistemas embebidos

Powered by vBulletin® Version 3.8.4
Copyright ©2000 - 2017, Jelsoft Enterprises Ltd.
Search Engine Optimization by vBSEO ©2011, Crawlability, Inc.