Haz una pregunta
  Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales
Foros Registrarse ¿Olvidaste tu contraseña?

Temas similares

04/12/2006 #1


BUSES EN VHDL
HOLA A TODOS
ESTOY PROGRAMANDO EN VHDL UN SISTEMA QUE REQUIERE DE UN BUS COMUN DE DATOS.. PARA CONTROLAR EL FLUJO SOBRE EL MISMO UTILICE BUFERS TRIESTADO LOS CUALES SE ACTIVAN UNO A LA VEZ MEDIANTE UN DECODIFICADOR, PERO NO SE QUE PASA, PUES AL SINTETIZAR EL DISEÑO ME SACA UN ERROR Y NO SE QUE ES..
SI ALGUIEN PUEDE AYUDARME CON ESTO LO MAS PRONTO POSIBLE, SE LO AGRADECERIA..
EL SOFWARE QUE ESTOY EMPLEANDO ES WEBPACK DE XILINXS.

AHI NOS HABLAMOS
02/01/2007 #2


es necesario que sean buffers, mira que dominarlos es un problema. intenta con solo entrada o solo salida.
03/01/2007 #3


y nos vendria bien el programa...digo.
Respuesta
¿Tienes una mejor respuesta a este tema? ¿Quieres hacerle una pregunta a nuestra comunidad y sus expertos? Registrate

Buscar más temas sobre:
Lupa Circuitos lógicos combinacionales y secuenciales

Compuertas, flips flops, registros, PLDs, codificadores, contadores, multiplexores, ...

Cerrar
Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales

Powered by vBulletin® Version 3.8.4
Copyright ©2000 - 2017, Jelsoft Enterprises Ltd.
Search Engine Optimization by vBSEO ©2011, Crawlability, Inc.