Haz una pregunta
  Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales
Foros Registrarse ¿Olvidaste tu contraseña?

Temas similares

07/05/2016 #1


Contador VHDL Gray
En clase me piden la implementación de un contador en VHDL, el problema es que el profesor no ha explicado como programar en tal lenguaje, en ejercicios anteriores programé algún elemento tipo multiplexor, sumador.

Lo que pasa es que el contador se me está haciendo casi imposible de programar.

De momento tengo hecho creo que bastante pero me falta algunas cosas.
Me preguntaba si me podríais echar un cable.

El contador a implementar es el siguiente:
Contador Gray de 3 bits, con Up/!Down, anclado, con reset síncrono por lógica positiva y enable por lógica negativa. El enable es prioritario respecto al reset.


De momento tengo hecho lo siguiente:
Código PHP:
library ieee;
use 
ieee.std_logic_1164.all;

entity count912 is

    port
    
(
        
clk       in  std_logic;
        
datain   in  std_logic_vector(2 downto 0);
        
dataout  out std_logic_vector(2 downto 0);
        
en       in  std_logic;
        
rs       in  std_logic;
   &
nbsp;);
end count912;

architecture basic of count912 is
begin
    process 
(clkis
    
    begin
        
if (clk\'event and clk = \'1\' and en = \'0\' and rs = \'0\')then
            dataout <= datain ;
        end if;
        
        if (clk\'event and clk = \'1\' and en = \'0\' and rs = \'1\')then
            dataout <= \'000\';
        end if;
        
        if (clk\'event and clk = \'1\' and en = \'1\')then
            dataout <= dataout;
        end if;
        
    end process;
    
end basic;

entity counter is
    port
        (
            sc_input  : std_logic_vector (2 downto 0);
            sc_output : std_logic_vector (2 downto 0);
        );

end counter;

architecture complex of counter is

signal datain : std_logic_vector (2 downto 0);
signal dataout : std_logic_vector (2 downto 0);

begin


end complex;

sc_input <= dataout;
datain <= sc_output;
Q <= dataout; 
Gracias.
07/05/2016 #2

Avatar de ruben90

Diseño digital (Principio y prácticas) John F. Wakerly
8.4.6 Contadores en VHDL (página 708)
Respuesta
¿Tienes una mejor respuesta a este tema? ¿Quieres hacerle una pregunta a nuestra comunidad y sus expertos? Registrate

Buscar más temas sobre:
Lupa Circuitos lógicos combinacionales y secuenciales

Compuertas, flips flops, registros, PLDs, codificadores, contadores, multiplexores, ...

Cerrar
Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales

Powered by vBulletin® Version 3.8.4
Copyright ©2000 - 2017, Jelsoft Enterprises Ltd.
Search Engine Optimization by vBSEO ©2011, Crawlability, Inc.