Haz una pregunta
  Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales
Foros Registrarse ¿Olvidaste tu contraseña?

Temas similares

20/09/2013 #1


Controlar registros de desplazamiento desde FPGA (VHDL)
Hola a todos, soy nuevo por aquí. Les comento un problema que me tiene ocupado ya varios dias, puede que sea una tontería, pero no salgo de aquí.

Estoy realizando un proyecto en VHDL, en concreto un reloj con tubos NIXIE. El diseño lo estoy realizando con la herramienta Quartus II de Altera, ya que trabajo sobre una FPGA Cyclone III. El diseño da como "salida" 8 bits para las horas, 8 para los minutos y 8 para los segundos (codificado en BCD). He puesto salida entre comillas, porque, y aquí esta el problema, tengo que hacerlo usando el registro de desplazamiento SIPO 74164. Se el funcionamiento de este integrado, el esquemático de su conexión en cascada también lo tengo, etc... Mi problema es que no se que hacer en el diseño para generar esa salida en serie, y la señal de reloj, que servirían de entradas a los 3 ICs mencionados.

Creo que he explicado bien cual es mi problema, si no es así, lo volveré a aclarar.

Por favor, a ver si alguien puede ayudarme, porque ya no se que hacer.

Gracias de antemano y un saludo.
21/09/2013 #2

Avatar de chclau

Hola,

Bueno, en estos casos normalmente lo que se pide en el foro es que aportes lo que ya llevas hecho y de ahí en adelante te ayudamos con tus dudas.

De todos modos, si por casualidad tu duda fuera muy básica, busca en Google por implementación de registros de desplazamiento en VHDL y encontrarás una tonelada de ejemplos.
21/09/2013 #3


Hola,

gracias por tu respuesta. Ahora mismo no tengo el código a mano, en una hora aproximadamente lo tendré y lo pondré aquí.

El problemas es que no quiero implementar en VHDL un registro de desplazamiento, de eso si que he encontrado muchísimos ejemplos. Lo que necesito es controlar, mediante dos pines de la FPGA, estos registros de desplazamientos. Un circuito integrado físico, aparte de la FPGA, el 74LS164. Cada segundo he de mandar 24 bits, suficientemente rápido como para que no se aprecie a la vista el desplazamiento, y que estos bits se mantengan durante el resto del segundo, hasta que un nuevo segundo llegue y pasar los nuevos valores de estos bits.

Colgaré en cuanto pueda lo que llevo hecho.

Gracias de nuevo por tu respuesta.

Saludos
Respuesta
¿Tienes una mejor respuesta a este tema? ¿Quieres hacerle una pregunta a nuestra comunidad y sus expertos? Registrate

Buscar más temas sobre:
Lupa Circuitos lógicos combinacionales y secuenciales

Compuertas, flips flops, registros, PLDs, codificadores, contadores, multiplexores, ...

Cerrar
Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales

Powered by vBulletin® Version 3.8.4
Copyright ©2000 - 2017, Jelsoft Enterprises Ltd.
Search Engine Optimization by vBSEO ©2011, Crawlability, Inc.