Haz una pregunta
  Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales
Foros Registrarse ¿Olvidaste tu contraseña?

Temas similares

25/04/2013 #1

Avatar de Elvic

FLIP FLOP´s con compuertas OR
Es posible crear o obtener un tipo de Flip flop con compuertas OR??

he visto con compuertas NAND, con compuertas NOR y NOT, pero no he podido encontrar el fundamento teórico para hacer un FLIP FLOP solo con compuertas OR, sin inversores.

o en su defecto porque solo se puede con compuertas negadas?


espero me aporte sus conocimiento o recomienden una lectura especifica a estos temas ya busque en google y algunos libros de lectronica digital, pero no identifico de forma puntual lo que aquí pregunto.

gracias
25/04/2013 #2

Avatar de Gudino Roberto duberlin

Amigo, para crear un Flip Flop, no tiene porque ser compuertas negadas, el detalle reside en que la entrada de realimentacion debe ser negada.
Si analizas el esquema que expones, te daras cuenta del porque.
25/04/2013 #3

Avatar de Elvic

saludos gracias por responder

la verdad es que no encuentro información explicita, de porque en el sistema digital en este caso del flip flop la retro-alimentacion es negada, como mencionas.

podrías ilustrarme sobre el tema o algún documento que mencione sobre esto.

estoy tratando de deducir el funcionamiento de con compuertas OR, utilizando como base el flipflop RS que se construye con NAND, pero aun no me he podido dar cuenta de porque.. jeje una disculpa si suena esto a una falta de dedicación a entender el circuito.
25/04/2013 #4

Avatar de Gudino Roberto duberlin

Amigo, bueno describimos un Flip Flop (FF) tipo SR, como un sistema secuencial, capaz de almacenar un estado logico, que responde a una tabla de verdad en funcion del estado actual de una salida y de el prox. flanco ascendente que ocurra en una entrada.
Ahora bien, en este ejem. analizamos el FF descripto, compuesto por 2 compuertas NOR, interconectadas estrategicamente para lograr el funcionamiento esperado. Bien, el mismo se conforma de 2 entradas SET-RESET, y 2 salidas llamadas una como Q y la otra inversa de Q.
Continuando, describiremos los procesos que ocurren segun los cambios en las entradas.
En un principio tomamos a ambas entradas en un valor bajo, por ende, alguna de las salidas tomara el valor, alto, porque?. Pues, aunque ambas entradas esten en 0 logico, la compuerta mas veloz entre las 2, (logra un estado alto o bajo segun), en su salida, mas rapida que la otra, provocando un estado definido, estando a la espera a que ocurra alguna transicion.
Ahora bien, la realimentacion entre ambas compuertas debe ser negada, pues de esta manera mantendra "enclavada" la salida de dicha compuerta, aunque en su otra entrada vuelva al estado de reposo.
Si esto no fuera asi, analicemos lo que ocurre. En un principio cuando ambas entradas estan en 0 logico.
Pues, en ese instante ambas salidas tendran un valor de 0, y ahi hay un problema, tenemos una condicion prohibida, pues una salida debe ser inversa de la otra.
Luego cualquier entrada que tome el valor 1 logico, provoca una salida alta en dicha compuerta, y a su vez, como la salida mencionada corresponde a una entrada realimentada de la otra compuerta, a su vez provoca una salida en alto, en ella tambien, en ese instante caemos en una situacion "caotica", pues no podremos lograr ningun cambio posterior de estado, ya que ambas compuertas se retroalimentan evitando un posible estado inverso.
25/04/2013 #5
Excluido


segun lo que llamen "flip - flop" sera la explicacion.


si se refieren a una "memoria" que pueda almacenar algo , que pueda ser seteada y tambien reseteada,mira el dibujo, en un ratito lo saque :

NO tenes que forzarte a que un par de compuertas con tales configuraciones hagan loq ue vos queres.
un par de nand haran algo distinto a un par de AND o como en este caso.
lo que cambia es los niveles de disparo

como ves en el ejemplo estas condicionado a que en este caso se setea con 1 y se resetea con 0
si queres cambiar algo tendras que invertir.

TE ACONSEJO a que estudies las que hay , y las entiendas y veras como luego siempre podras inventarte las tuyas, pero no vas a poder hacer con (por dar un ejemplo ) con una AND que te sobra hacer un FF que haga lo que a vos se te cante, no .........hara lo que el puede hacer .
vos analizas y ves lo que hace .
el circuito no te analiza y hace lo que vos queres.



mira elvic , me puse a analizar al configuracion "clasica" de un FF con 2 OR y fijate lo que pasa: basta que una entrada se ponga en 1 para que su salida se ponga en 1 y realimente hacia la otra ......... y ambas salidas en 1 y realimentan a al otra......... y asi quedan, no podes sacarlas de ese estado nunca mas, no sirve esa configuracion , un 1 en una entrada te "inunda" de 1 todo y como las entradas inaccesibles tienen 1 >>>>> no podes luego resetearlas
hace ESO ........ analizalo




ahora si estan ok lso dibujos, el de una sola OR es un FF funcional y fijate que podes llegar a el deduciendo :
de el esquema clasico que NO ANDA te das cuenta que son las entradas inaccesibles las que te matan, necesitas ponerlas a cero .
luego te ds cuenta que con solo una OR lo podes hacer.
pero respetando los niveles y prioridades que son lo que son .
eso te lo puse en el dibujo de una sola OR donde te marque :

set activa con 1
reset con cero
manda set.
Imágenes Adjuntas
Tipo de Archivo: jpg zz047.JPG (23,4 KB (Kilobytes), 8 visitas)
Tipo de Archivo: jpg zz046.JPG (27,3 KB (Kilobytes), 7 visitas)
25/04/2013 #6

Avatar de Elvic

saludos

les comento lo siguiente y la duda me surgió solo por curiosidad

Entiendo un poco como funcionan los flip-flop´s.

cuando estudie las compuertas siempre se comenzaron con las compuertas AND y OR y NOT mas tarde solo se agrega el NOT a cada una y se convierten en NAND y NOR (omito la XOR por ser un caso especial)

ya que sabemos todos lo demás y simplificación de funciones todo eso...

al momento de llegar a los flip-flops se utilizan compuertas negadas, no he visto en la bibliografia que he revisado el uso de compuertas "normales" para dar la introducción al tema en cuestión.
no quiero inventarme lo que ya esta mas que probado y documentado, en detalle es ese porque no se hacen con compuertas como la OR, aunque revisando un poquito mas y hago un supuesto de que es debido a la configuración interna del circuito, de alguna manera esto afectaría al resultado (podría decir que es como cuando se aplica las configuración en colector abierto los transistores para conmutacion ) aun si se utilizan fet's en su construcción.

Sin duda lo que les comento es solo suposición la realidad no la conozco, aunque por hay debe existir su demostración matemática
25/04/2013 #7
Excluido


no leiste lo que puse ??
25/04/2013 #8

Avatar de Gudino Roberto duberlin

fernandob dijo: Ver Mensaje
no leiste lo que puse ??
Al parecer yo tambien escribi en vano...
25/04/2013 #9

Avatar de Elvic

Claro que si leei lo que escribieron y si entendi su explicacion y por supuesto les agradezco que me respondieran, es por eso que contesto y sigo escribiendo.

o no entendi a que se refirieron conque escribieron en vano, solo escribi lo que deduje de sus comentarios.

Es decir, que comprendo la expliacion de porque la OR se enclava en salidas en alto y no se puede dar un reset, solo que el detalle es que es lo que proboca eso.

gracias
25/04/2013 #11

Avatar de chclau

Creo que te lo explicaron bien, pero tratando de resumirlo, un flip flop tiene que tener la posibilidad de cambiar de estado realimentando su salida. En una OR eso es imposible porque una vez que su salida es 1 ya no importa lo que hagas con la entrada, la salida queda enclavada en uno.

De la misma manera, tampoco podes hacer un oscilaodr con compuertas OR
Respuesta
¿Tienes una mejor respuesta a este tema? ¿Quieres hacerle una pregunta a nuestra comunidad y sus expertos? Registrate

Buscar más temas sobre:
Lupa Circuitos lógicos combinacionales y secuenciales

Compuertas, flips flops, registros, PLDs, codificadores, contadores, multiplexores, ...

Cerrar
Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales

Powered by vBulletin® Version 3.8.4
Copyright ©2000 - 2017, Jelsoft Enterprises Ltd.
Search Engine Optimization by vBSEO ©2011, Crawlability, Inc.