Haz una pregunta
  Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales
Foros Registrarse ¿Olvidaste tu contraseña?

Temas similares

31/03/2007 #1


optimizar/minimizar un circuito en XILINX
hola, queria pedirles ayuda, estoy haciendo un diseño en XILINX para construirlo en un proto...
la cosa es que al final me dio un "bloque" que al parecer es una compuerta XOR de 4 entradas para una salida y otra XOR de 3 entradas para una salida... cosa que creo se peude minimizar para ocupar compuertas "basicas" de 2 entradas 1 salida... me dijeron que existe una herramienta dentro del programa para hacer esto pero no la he encontrado... alguien sabe como se puede hacer??
agradezco sus respuestas
01/04/2007 #2

Avatar de maikol

No conozco ese programa pero creo que al igual que ocurre con muchas puertas lógicas (si no con todas), las n entradas que puedas tener se pueden modelar como n de esas puertas de dos entradas en serie. Te dejo un esquema de cómo sería para las xor, comprueba su tabla de verdad por si a caso.
Respuesta
¿Tienes una mejor respuesta a este tema? ¿Quieres hacerle una pregunta a nuestra comunidad y sus expertos? Registrate

Buscar más temas sobre:
Lupa Circuitos lógicos combinacionales y secuenciales

Compuertas, flips flops, registros, PLDs, codificadores, contadores, multiplexores, ...

Cerrar
Foros de Electrónica » Diseño digital » Circuitos lógicos combinacionales y secuenciales

Powered by vBulletin® Version 3.8.4
Copyright ©2000 - 2017, Jelsoft Enterprises Ltd.
Search Engine Optimization by vBSEO ©2011, Crawlability, Inc.