como implementar alta impedancia en vhdl en arq estructural

tengo que hacer un multiplexor 3 a 8 con enable activo en bajo (lm 74251) en vhdl con arquitectura estrutural, cuando el enable esta en '1' la salidad tiene que ser alta impedancia, el problema es que no como hacer la compuerta para que cuando el anable sea '1' obtener la salida deseada

hola es sencillo suponiendo que enable sea una señal de entrada tipo bit como es en realizad y suponiendo que mi salida es un std_logic_vector(7 downto 0) y se llama sal, entonces se puede implementar asi:

if enable='1' then
sal<="zzzzzzzz";
end if;

y listo claro que depende de como declares las señales