BUS ISA

Saludos a todos, soy estudiante de ingeniería técnica industrial, y en una asignatura llamada informatica industrial he tenido una práctica sobre el BUS ISA. La práctica consistía en ampliar la memoria RAM de un PC por medio de este BUS. El caso es que al finalizar la práctica hay una cuestión que me trae de cabeza:
"Si conectamos las señales de comando del bus SMRDC# a los OE# de cada módulo y los CE# como en el montaje anterior, ¿Se violarían las especificaciones de tiempos que da el fabricante de los módulos para un ciclo de lectura estándar del bus ISA?. Asumir que el retardo de las NAND es despreciable"

No acabo de entender la cuestión en sí, y llevo toda la mañana buscando tablas de ciclos y especificaciones del fabricante, no obstante pienso que mi problema radica en que no estoy orientado correctamente hacia la respuesta, agradecería cualquier tipo de ayuda al respecto.

P.D.
Si alguien quiere mirar el guión de la práctica con el BUS, puede hacerlo aqui:
http://www.isaatc.ull.es/asignaturas/ec/bus_isa_04_05.doc

Mucha gracias, espero recibir algun tipo de ayuda u orientación. Un saludo.