Hola Amigos, bueno, a mas de uno, le habra ocurrido, cuando deseamos realizar algun trabajo referido a mejora o modificacion de un sistema en el cual esta involucrado un PLC o logica cableada, nos encontramos con la penosa novedad, que NO disponemos o son insuficientes los cables necesarios, para realizar la tarea que deseamos.
Ahora bien, existen al menos dos opciones, que segun el criterio de cada uno, tendra las razones de elegir. Podemos optar, por instalar un nuevo cableado, o bien realizamos un bosquejo (que NO siempre sera posible) de como modificar la instalacion para utilizar menos cables, y asi "librar" los que nos hacen tanta falta.
Pero existe una 3ra. posibilidad, mediante un dispositivo serial de datos digitales.
El diseño que se expone a continuacion se compone y dispone de las sig. caracteristicas:
El mismo posee 2 etapas: la 1ra. emisora y obviamente una etapa receptora.
Ambos complementos trabajan bajo, un protocolo de comunicacion sincrona, utilizando solo 2 cables (DATA y CLOCK). Por cuestiones de sencillez, se omitieron, todo tipo de interfaces. Que en estos casos, es imprescindible utilizar, ya que utilizaremos cables previamente instalados, que dificilmente posean blindaje.
Ahora bien, este sistema puede enviar, 8 señales independientes en formato digital, lo que equivale a utilizar 8 cables de señal.
Luego las mismas en el receptor, podran decodificarse y obtener la señal util nuevamente, ya sea mediante transistor, rele o cualquier tecnologia conveniente.
El sistema inicia enviando un cuadro (FRAME) de 8bits, comenzando por 3 bits en estado alto y luego 1 bit de nivel bajo (llamado encabezado), de esta manera el receptor puede "identificar" el inicio de una nueva actualizacion de estados, a continuacion se envian 3 bits adicionales destinados a la posicion o numero del dato enviado, y para finalizar un bit que nos indica si el dato enviado tiene estado alto o bajo. Terminado el proceso, el ciclo se repite nuevamente.
Todo el conjunto es gestionado bajo una señal de clock, lo que asegura una sincronizacion absoluta.
La fcia. de trabajo debe ser moderadamente baja, digamos 1Khz.
Como puede observarse, el diseño carace de microcontroladores, para asi tener una mejor comprension del funcionamiento.
En la simulacion, puede comprobarse la comunicacion, cambiando manualmente de estado, las correspondientes entradas, y reflejando asi, el estado de recepcion sobre LEDs.
Vale aclarar que el archivo adjunto con formato BMP, no visualiza los LEDs monitores, ya que quedan fuera del cuadro, sabran disculpar, el inconveniente.
Muchas Gracias.-
Ahora bien, existen al menos dos opciones, que segun el criterio de cada uno, tendra las razones de elegir. Podemos optar, por instalar un nuevo cableado, o bien realizamos un bosquejo (que NO siempre sera posible) de como modificar la instalacion para utilizar menos cables, y asi "librar" los que nos hacen tanta falta.
Pero existe una 3ra. posibilidad, mediante un dispositivo serial de datos digitales.
El diseño que se expone a continuacion se compone y dispone de las sig. caracteristicas:
El mismo posee 2 etapas: la 1ra. emisora y obviamente una etapa receptora.
Ambos complementos trabajan bajo, un protocolo de comunicacion sincrona, utilizando solo 2 cables (DATA y CLOCK). Por cuestiones de sencillez, se omitieron, todo tipo de interfaces. Que en estos casos, es imprescindible utilizar, ya que utilizaremos cables previamente instalados, que dificilmente posean blindaje.
Ahora bien, este sistema puede enviar, 8 señales independientes en formato digital, lo que equivale a utilizar 8 cables de señal.
Luego las mismas en el receptor, podran decodificarse y obtener la señal util nuevamente, ya sea mediante transistor, rele o cualquier tecnologia conveniente.
El sistema inicia enviando un cuadro (FRAME) de 8bits, comenzando por 3 bits en estado alto y luego 1 bit de nivel bajo (llamado encabezado), de esta manera el receptor puede "identificar" el inicio de una nueva actualizacion de estados, a continuacion se envian 3 bits adicionales destinados a la posicion o numero del dato enviado, y para finalizar un bit que nos indica si el dato enviado tiene estado alto o bajo. Terminado el proceso, el ciclo se repite nuevamente.
Todo el conjunto es gestionado bajo una señal de clock, lo que asegura una sincronizacion absoluta.
La fcia. de trabajo debe ser moderadamente baja, digamos 1Khz.
Como puede observarse, el diseño carace de microcontroladores, para asi tener una mejor comprension del funcionamiento.
En la simulacion, puede comprobarse la comunicacion, cambiando manualmente de estado, las correspondientes entradas, y reflejando asi, el estado de recepcion sobre LEDs.
Vale aclarar que el archivo adjunto con formato BMP, no visualiza los LEDs monitores, ya que quedan fuera del cuadro, sabran disculpar, el inconveniente.
Muchas Gracias.-
Última edición:
