hola colegas, estoy solicitando de nuevo su ayuda.
Necesito hacer en vhdl un registro de 4 bit con entrada serie- salida paralela, y estas salidas deben ir a una and, cosa que cuando sean todas '1' obtenga salida de la and. Alguna idea.
Les adjunto el circuito entero que tengo que describir en vhdl y el circuito del cual les conte anteriormente (que esta incluido en el ciruito total, pero de otra forma para que me puedan entender lo que necesito)
Necesito hacer en vhdl un registro de 4 bit con entrada serie- salida paralela, y estas salidas deben ir a una and, cosa que cuando sean todas '1' obtenga salida de la and. Alguna idea.
Les adjunto el circuito entero que tengo que describir en vhdl y el circuito del cual les conte anteriormente (que esta incluido en el ciruito total, pero de otra forma para que me puedan entender lo que necesito)
