Error en Xilinx 9.1i

#1
Hola:

Mi problema es el siguiente, estoy tratando de unir varios modulos para generar un multiplicador, los modulos ya los tengo, pero el problema q tengo es q en el archivo donde los estoy uniendo cuando lo sintetizo me sale el siguiente erros con todas las entradas y salidas q tengo declaradas en los modulos:

=========================================================================
ERROR:HDLCompilers:244 - "Multiplicador.v" line 41 Name 'reset' could not be resolved
ERROR:HDLCompilers:96 - "Multiplicador.v" line 41 Connection to input port 'reset' is illegal
ERROR:HDLCompilers:244 - "Multiplicador.v" line 42 Name 'start' could not be resolved
ERROR:HDLCompilers:96 - "Multiplicador.v" line 42 Connection to input port 'start' is illegal

les agradecerí muchisímo si me pueden ayudar a corregir este error....

GRACIAS
 

Temas similares

Arriba