Esquematico contador asincrono con ff jk

Buenas noches, soy nuevo en este foro pero espero durar mucho tiempo, ya que estudio sistemas digitales, no tengo mucho que empeze la carrera y aun estoy en proceso de aprendizaje.

Mi duda es:

Me encargaron diseñar un contador asincrono ascendente y descendente con una cierta secuencia, realize el diseño y lo simule en workbench y todo corrio a la perfeccion, yo pretendia realizar el esquematico en el software ISP de Lattice para ingresarlo a un GAL16V8, segun yo el diseño del esquematico en el Lattice habia sido perfecto, con sus correspondientes entradas (una CLK de la señal reloj y una AD para el ascenso y descenso de la secuencia), y bueno ya programe el GAL, pero al momento de conectar el circuito en un proto las salidas del GAL ya no funcionaron, me he de suponer que es por algun error en el diseño del esquematico, estoy anexando en PDF el diseño, no se si me haga falta declarar algo, este usando los JK incorrectos, declarando mal alguna entrada o una salida o algun pequeño error que no halla detectado.

Agradecere mucho su ayuda en analizar el diseño esquematico y hacerme notar cualquier error.

Posteriormente espero tambien poder ayudar y contribuir con el foro.

Saludos
 

Adjuntos

  • Schematic Editor - ex4.pdf
    7.4 KB · Visitas: 98
ya resolvi el problema, lo unico que le cambie al diseño fue que funcionara con el pulso bajo.

Lo que fue extraño esque con un GAL16V8D no funciono, tuve que implementar un GAL22V10D para que funcionara, tendran alguna idea de porque pudo suceder esto?
 
Atrás
Arriba