Memoria FIFO

#1
Buen dia para todos.Quisiera saber si alguno de ustedes sabe como diseñar una memoria FIFO con registros 74ls374para controlar datos de entrada un sistema. Los datos con un tamaño de 8 bits llegan a la memoria asincrónicamente, los cuales se deben entregar al sistema cuando se completen grupos de 5 bytes. gracias por su tiempo.

Ingresan 8 bists por 8 lineas y salen 5 bits por 5 lineas
 
Última edición:
#2
Hola wily24

Pero como entrarían los datos al sistema FIFO. Es decir, hay 8 líneas para cada uno de los 5 Bytes ó los 5 Bytes entran en paralelo por 8 líneas?
Y como deben salir? En paralelo o uno por uno los 5 Bytes.

En fin pudieras dar algo más de Info.?

saludos
a sus ordenes
 
#3
Hola wily24

Sigo sin entender, perdón.
Si entran 8 Bits, supongo que al 74LS374, 3 de esos Bits se perderán ?
Ó, los 8 Bits son de dirección y 5 Bits de Datos ?

Con el 74LS374 Puedes registrar 8 Bits que llegan a las entradas D’s(Son 8) y saldrán por sus Q’s(Son 8) cuando se aplique un pulso en su entrada OE (Output Enable).

saludos
a sus ordenes
 
#4
wily24: La memoria FIFO la haces con cinco 74LS374 que estan montados en
paralelo compartiendo los 8 bits de entrada (D1...D8) y tambien los 8 bits de salida (Q1... Q8). Lo que no comparten son las señales de OC (u OC, que ya lo explico Mr Carlos).

OC1 a OC5 se pueden controlar con otro circuito como un circuito demux de 3 a 8 lineas, como el 74LS138, que hara las veces de decodificador de direccion para cada uno de los registros (74LS374).

Saludos.
 
Arriba