Menú
Foros
Nuevos mensajes
Buscar en foros
Novedades
Nuevos mensajes
Nuevos recursos
Última actividad
Recursos
Últimas revisiones
Buscar recursos
Acceder
Registrarse
Novedades
Buscar
Buscar
Buscar sólo en títulos
De:
Nuevos mensajes
Buscar en foros
Menú
Acceder
Registrarse
Install the app
Instalar
Foros
Diseño digital
Interfaces y Programación
Duda con verilog
JavaScript está desactivado. Para una mejor experiencia, por favor, activa JavaScript en el navegador antes de continuar.
Estás usando un navegador obsoleto. No se pueden mostrar este u otros sitios web correctamente.
Se debe actualizar o usar un
navegador alternativo
.
Responder al tema
Mensaje
[QUOTE="ArleyCP, post: 1164555, member: 434787"] Hola muchachos, poseo la siguiente duda, poseo el siguiente código `define log2(n) ((n) <= (1<<0) ? 0 : (n) <= (1<<1) ? 1 :\\ (n) <= (1<<2) ? 2 : (n) <= (1<<3) ? 3 :\\ (n) <= (1<<4) ? 4 : (n) <= (1<<5) ? 5 :\\ (n) <= (1<<6) ? 6 : (n) <= (1<<7) ? 7 :\\ (n) <= (1<<8) ? 8 : (n) <= (1<<9) ? 9 :\\ (n) <= (1<<10) ? 10 : (n) <= (1<<11) ? 11 :\\ (n) <= (1<<12) ? 12 : (n) <= (1<<13) ? 13 :\\ (n) <= (1<<14) ? 14 : (n) <= (1<<15) ? 15 :\\ (n) <= (1<<16) ? 16 : (n) <= (1<<17) ? 17 :\\ (n) <= (1<<18) ? 18 : (n) <= (1<<19) ? 19 :\\ (n) <= (1<<20) ? 20 : (n) <= (1<<21) ? 21 :\\ (n) <= (1<<22) ? 22 : (n) <= (1<<23) ? 23 :\\ (n) <= (1<<24) ? 24 : (n) <= (1<<25) ? 25 :\\ (n) <= (1<<26) ? 26 : (n) <= (1<<27) ? 27 :\\ (n) <= (1<<28) ? 28 : (n) <= (1<<29) ? 29 :\\ (n) <= (1<<30) ? 30 : (n) <= (1<<31) ? 31 : 32) module freqDiv (ClkOut, Clk, Reset, clk); parameter divFactor = 50000000; localparam maxCount = divFactor/2; localparam counterWidth = `log2(maxCount); output reg ClkOut = 0; input Clk, Reset; output reg clk=0; reg [counterWidth-1: 0] Q; always @(posedge Clk, negedge Reset) begin if(~Reset) begin Q <= 0; ClkOut <= 1\'b0; end else if(Q == (maxCount-1)) begin Q <= 0; ClkOut <= ~ClkOut; end else begin Q <= Q + 1; end end endmodule es un divisor de frecuencia, pero la verdad no tengo idea de como funciona, hay cosas por las cuales me puedo guiar, pero lo que no entiendo específicamente es todo el código que acompaña el define, y su participación dentro del module freqDiv, si me explican eso se los agradeceré muchísimo, ya que me ayudara entender el código a la perfección. Gracias de antemano. ... [/QUOTE]
Verificación
Responder
Foros
Diseño digital
Interfaces y Programación
Duda con verilog
Arriba