Menú
Foros
Nuevos mensajes
Buscar en foros
Novedades
Nuevos mensajes
Nuevos recursos
Última actividad
Recursos
Últimas revisiones
Buscar recursos
Acceder
Registrarse
Novedades
Buscar
Buscar
Buscar sólo en títulos
De:
Nuevos mensajes
Buscar en foros
Menú
Acceder
Registrarse
Install the app
Instalar
Foros
Diseño digital
Microcontroladores y sistemas embebidos
[Proyecto en desarrollo] - Osciloscopio digital 80 MSPS / 64k RAM
JavaScript está desactivado. Para una mejor experiencia, por favor, activa JavaScript en el navegador antes de continuar.
Estás usando un navegador obsoleto. No se pueden mostrar este u otros sitios web correctamente.
Se debe actualizar o usar un
navegador alternativo
.
Responder al tema
Mensaje
[QUOTE="seaarg, post: 1016853, member: 11680"] Teniendo semejante micro, ¿aun te es necesario hacer tanto hard? Desconozco ese micro pero, es microcontrolador o microprocesador? Por ahi, si tiene ram interna, debe tener bastante y quiza podrias almacenar directamente en el las muestras si le da la velocidad. (conexion ADC-micro directa) Por mi parte, leyendo la hoja de datos de la FIFO que vas a usar, me convenci y mande a pedir algunas a china. Seguramente tarden al menos 2 meses pero, con solo 2 de esas tendria los 2 canales que necesito y a 50mhz. Me ahorro muchisimo consumo y circuiteria. Ya estuve pensando como puedo implementar el trigger con ellas, manteniendo un requerimiento mio que es disponer de una visualizacion pre-trigger. Entonces, mi diseño hara lo siguiente: CLK compartido para escritura y lectura, de esta forma, el puntero de direccion de la ram es igual en escritura y en lectura. Pongo a grabar a la ram a maxima velocidad (a la vez esta habilitado el clock de lectura), siendo esta circular. Cuando llega un trigger, detengo el clock de lectura y dejo que el clock de escritura continue durante capacidad ram / 2 muestras. En este punto paro los clocks y el puntero de lectura esta posicionado exactamente en el momento del trigger. Entonces leo la cantidad de muestras que almacena la ram completa donde: Primera mitad: Muestras post-trigger, Segunda mitad: Muestras pre-trigger. Algo similar hacia en mi diseño previo pero con esta FIFO (no sabia que venian de esta capacidad y velocidad!) me saco de encima 2 PLD y reemplazo 4 chips de sram por 2 de fifo, amen de simplificar enormemente el diseño del PCB. Te cuento que mi primer osci que funciono (el del video de mas arriba) estaba hecho con una fifo pero de tan solo 1K, y no tenia pre-trigger, es decir, funcionaba como los osciloscopios analogicos. Ahora teniendo +300K de ram, puedo simplificar el reloj tambien. (reloj unico para todo el sistema) En la practica, osciloscopios comerciales que he usado, que tienen 512K de ram, etc.etc utilizan no mas de 10K Muy buena data! conseguis esas memorias en Chile o las importas? La parte analoga mia aun no la experimente, es solo diseño y simulacion. Le tengo fe, de todas maneras. [/QUOTE]
Verificación
Responder
Foros
Diseño digital
Microcontroladores y sistemas embebidos
[Proyecto en desarrollo] - Osciloscopio digital 80 MSPS / 64k RAM
Arriba