Menú
Foros
Nuevos mensajes
Buscar en foros
Novedades
Nuevos mensajes
Nuevos recursos
Última actividad
Recursos
Últimas revisiones
Buscar recursos
Acceder
Registrarse
Novedades
Buscar
Buscar
Buscar sólo en títulos
De:
Nuevos mensajes
Buscar en foros
Menú
Acceder
Registrarse
Install the app
Instalar
Foros
Diseño digital
Microcontroladores y sistemas embebidos
[Proyecto en desarrollo] - Osciloscopio digital 80 MSPS / 64k RAM
JavaScript está desactivado. Para una mejor experiencia, por favor, activa JavaScript en el navegador antes de continuar.
Estás usando un navegador obsoleto. No se pueden mostrar este u otros sitios web correctamente.
Se debe actualizar o usar un
navegador alternativo
.
Responder al tema
Mensaje
[QUOTE="seaarg, post: 1027545, member: 11680"] Novedades: Me llegaron las memorias FIFO, los CPLD de altera y etc.etc.etc desde china. Adjunto aqui el codigo VHDL preparado para funcionar en un EPM7064S El codigo es para un primer osciloscopio de prueba con cpld que estoy haciendo, caracteristicas principales: - Totalmente portatil y aislado de masa. Funciona con una bateria de litio de esas que se usan como "cargador" de celulares. - 1 canal, 384 Kb de ram @ 50msps, con captura pre-trigger y trigger externo - funcionamiento bluetooth: Cualquier telefono android con una pantalla que soporte al menos 1000px en landscape hace las veces de pantalla e interfaz tactil. En mi caso estoy usando un Moto G. El modulo BT es el archiconocido HC-05 funcionando a 115200 bauds. El codigo consta de: 1- trigger.vhd: Todas las funciones del trigger digital 2- overflow counter: Este contador cuenta media memoria (pre-llenado de fifo) y habilita el trigger para capturar el resto. Tambien determina el fin de captura. 3- osciloscopio.vhd: El resto de las ecuaciones para manejar la FIFO y controlar los circuitos. Este bicho puede andar tranquilamente con un PIC 16F88 como micro, de hecho, lo diseñe para controlar el CPLD con este micro. Pero como no tengo las suficientes salidas en el micro y no tengo ganas de renegar multiplexando, voy a pasar a un 18F2550 o 4550 agregando ademas, la posibilidad de que sea bluetooth o USB. (de paso cañazo, ya que lo tengo!) Proximamente posteo avances. Con el uso de un CPLD pase de un diseño de unos 10 integrados a uno de 4 (adc, cpld, memoria, pic) Los cpld de altera son ridiculamente baratos. El 7064 como es viejito es un poco mas caro, algo de US$ 3.8 pero hay CPLD de 100 pines, de la serie MAX II al ridiculo precio de US$ 1.8, es decir, no vale la pena renegar diseñando la PCB para muchos mas integrados menores. El programador es el altera byteblaster (pirata, chino) que tambien sale 2 mangos. [/QUOTE]
Verificación
Responder
Foros
Diseño digital
Microcontroladores y sistemas embebidos
[Proyecto en desarrollo] - Osciloscopio digital 80 MSPS / 64k RAM
Arriba