Menú
Foros
Nuevos mensajes
Buscar en foros
Novedades
Nuevos mensajes
Nuevos recursos
Última actividad
Recursos
Últimas revisiones
Buscar recursos
Acceder
Registrarse
Novedades
Buscar
Buscar
Buscar sólo en títulos
De:
Nuevos mensajes
Buscar en foros
Menú
Acceder
Registrarse
Install the app
Instalar
Foros
Diseño digital
Microcontroladores y sistemas embebidos
[Proyecto en desarrollo] - Osciloscopio digital 80 MSPS / 64k RAM
JavaScript está desactivado. Para una mejor experiencia, por favor, activa JavaScript en el navegador antes de continuar.
Estás usando un navegador obsoleto. No se pueden mostrar este u otros sitios web correctamente.
Se debe actualizar o usar un
navegador alternativo
.
Responder al tema
Mensaje
[QUOTE="seaarg, post: 1048710, member: 11680"] Una pequeña actualizacion: Estoy en proceso de intentar integrar dentro del trigger digital, un filtro HF digital, de forma tal que se puedan disparar señales como las de video sin problemas. Para hacerlo, tome un conjunto de samples reales de una señal de video, los puse en excel y genere un grafico. Luego, a esos samples les aplique esta formula: sample_actual = (sample_actual * 0.01) + (calculo_previo * 0.99) Con esto, logro un filtro pasabajos digital "barato" en terminos de recursos, ya que es muy similar a promediar 100 muestras, pero ocupando solamente 1 byte para la memoria de sample calculado previo. Asi, genero un nuevo grafico en excel y la verdad que promete. La señal queda muy limpia y se ve bien claro donde comienza el pulso de vertical para hacer trigger ahi. Se puede variar el filtro cambiando el peso de la ponderacion y, por ejemplo, tomar 10 muestras virtuales de esta forma: sample_actual = (sample_actual * 0.1) + (calculo_previo * 0.9) Adjunto link sobre este tema (en ingles) [url]http://www.embedded.com/design/configurable-systems/4025591/Digital-filtering-without-the-pain[/url] Ahora que lo resolvi en la teoria, mi problema va a ser implementarlo en la practica. En el CPLD estoy usando 52 de 64 macroceldas (cada una de ellas es un flip-flop de memoria) y tambien me estoy quedando sin compuertas internas, por lo que voy a tener que apretar al maximo el codigo VHDL a ver si lo puedo hacer entrar en este CPLD. Saludos! [/QUOTE]
Verificación
Responder
Foros
Diseño digital
Microcontroladores y sistemas embebidos
[Proyecto en desarrollo] - Osciloscopio digital 80 MSPS / 64k RAM
Arriba