Menú
Foros
Nuevos mensajes
Buscar en foros
Novedades
Nuevos mensajes
Nuevos recursos
Última actividad
Recursos
Últimas revisiones
Buscar recursos
Acceder
Registrarse
Novedades
Buscar
Buscar
Buscar sólo en títulos
De:
Nuevos mensajes
Buscar en foros
Menú
Acceder
Registrarse
Install the app
Instalar
Foros
Diseño digital
Microcontroladores y sistemas embebidos
[Proyecto en desarrollo] - Osciloscopio digital 80 MSPS / 64k RAM
JavaScript está desactivado. Para una mejor experiencia, por favor, activa JavaScript en el navegador antes de continuar.
Estás usando un navegador obsoleto. No se pueden mostrar este u otros sitios web correctamente.
Se debe actualizar o usar un
navegador alternativo
.
Responder al tema
Mensaje
[QUOTE="seaarg, post: 936402, member: 11680"] Hola Cosme! El video del que habla cosme es este [MEDIA=youtube]AlLU8sm9dnA[/MEDIA] Alli se puede ver al principio el osciloscopio digital que arme hace un tiempo y que, sus defectos y virtudes me llevan a diseñar este que esta en proyecto juntando todo lo aprendido. (en realidad este es mi 3r osci casero que hago pero los anteriores fueron bastante fracaso jeje) En cada version lo voy mejorando. Sobre equivalent time sampling si, tendria que poner algo de hardware porque el trigger no lo maneja el micro. Si lo manejase el micro seria demasiado lento para reaccionar en el instante que hay un evento de trigger. Asherar estaba desarrollando algo al respecto de esto en su post de osciloscopio con TTL. No lo implemento aqui porque no termino de entender su solucion, pero basicamente: Mi PLD de trigger pone un 1 logico cuando la señal > nivel (despues el controlador verifica flanco y opcion ascendente/descendente). Yo podria agregar algo que me haga distintos retrasos controlados, supongamos, de 1ns desde que hay un "1" logico en la salida del trigger, entonces podria hacerlo. La cuestion es como generar dichos retrasos y que sean exactos porque sino el sistema se hace "sucio" cuando reconstruis la señal. El problema de generar retrasos, por ej, con compuertas es que el tiempo de propagacion no es exacto sino solamente tipico. Desde el lado del micro no puedo hacer nada, es una tortuga :( Tal vez podria estudiar mas a fondo una de las ideas de asherar de tener un PLL oscilando a un multiplo de la frecuencia base, pero se pone problematico con los componentes a 80mhz Entonces, si no se puede hacer esto dentro de terminos razonables, siempre se puede apelar a la matematica para expandir los limites. Haciendo interpolacion e intercalando muestras calculadas (asi lo hice en el osci del video). No sera "real" pero es muy bueno y doy fe que osciloscopios como los Hantek lo hacen. Otra posibilidad que se me ocurre es que, como yo tengo un dato en la ram que es el momento exacto del trigger, trabajar con los datos de la ram en muestras sucesivas e ir intercalando. Hasta ahora al ETS yo lo entiendo como que si yo tengo muestras cada 20ns (por decir), en una pagina tengo que tener la muestra 20ns, en la proxima, la muestra 21ns, y asi sucesivamente. Quiza no sea tan asi y pueda hacerlo con esas mismas muestras de 20ns descartando de a 1 desde el inicio de trigger para cada pagina. Lo voy a estudiar. [/QUOTE]
Verificación
Responder
Foros
Diseño digital
Microcontroladores y sistemas embebidos
[Proyecto en desarrollo] - Osciloscopio digital 80 MSPS / 64k RAM
Arriba