JavaScript está desactivado. Para una mejor experiencia, por favor, activa JavaScript en el navegador antes de continuar.

Responder al tema

Mensaje: [QUOTE="seaarg, post: 951013, member: 11680"] He vuelto, Luche mucho diseñando la entrada analogica de este bicho. Queria aprovechar los samples que dispongo, que son: 3x OPA4354 - Quad CMOS op-amp rail-to-rail I/O 250mhz (5.5vpp alimentacion max) 3x THS3001 - Single CBF op-amp 450mhz Hubiera hecho todo con el ths3001 pero dispongo de solo 3 y necesitaria al menos 4. Descripcion del esquematico (1 canal, hay que duplicarlo). - Se empieza con un selector AC/DC (candidato a reemplazar por llave electronica) - De ahi, la señal va a un divisor compensado /1, /10, /20. La resistencia de 10K en paralelo con un capacitor de 22nF protegen la entrada del mux en directa, limitando 100vpp a 10ma, suficientes para ser recortados por los diodos de entrada internos del mux. - Luego, la señal va a un mux 74HC4052 alimentado con 10vpp que selecciona una de las 3 divisiones previas o una amplificacion x2 de la entrada directa. - El mux va a un op-amp no inversor puesto como buffer de ganancia unitaria - El buffer va al segundo mux de divisores /1, /2, /5 y amplificador x5 (que sumado al previo x2 logran una amplificacion x10). En el divisor /5 hay un capacitor de compensacion de HF a determinar aun. - La salida del mux, va a un ultimo buffer de ganancia unitaria. - Este ultimo buffer se asocia con el THS3001 que hace de buffer ADC + Level shifter. Si le aplico 1.25V a su entrada no inversora establezco un CMV de 2.5v - La señal resultante al ADC es de 1vpp Con este esquema, tengo la siguiente tabla de escalas, para los distintos rangos de entrada: [code] 100vpp > 1vpp = /20 5vpp > /5 1vpp | 10V/div 50vpp > 1vpp = /10 5vpp > /5 1vpp | 5V/div 20vpp > 1vpp = /10 2vpp > /2 1vpp | 2V/div 10vpp > 1vpp = /10 1vpp > /1 1vpp | 1V/div 5vpp > 1vpp = /1 5vpp > /5 1vpp | 0.5V/div 2vpp > 1vpp = /1 2vpp > /2 1vpp | 0.2V/div 1vpp > 1vpp = /1 1vpp > /1 1vpp | 0.1V/div 0.5vpp > 1vpp = /1 0.5vpp > x2 1vpp | 0.05V/div 0.2vpp > 1vpp = /1 0.2vpp > x5 1vpp | 0.02V/div 0.1vpp > 1vpp = /1 0.1vpp > X10 1vpp | 0.01V/div [/code] Esto no incluye el divisor /10 de la punta del osciloscopio. Con eso se llegaria a 1000vpp (miedo!) Cada pequeña etapa la fui pasando por el analisis de frecuencia de proteus, agregando capacitores y resistencias segun los parametros de datasheet de cada componente (impedancias de entrada, capacitancia de entrada, etc) cuidando mucho de no fabricar algun pasabajos en la señal. Segun proteus, esta etapa soporta una respuesta plana en frecuencia hasta los 50mhz. A partir de ahi empieza a caer un poquito. Por los 100mhz creo que caia un par de dBs. Lo que me genera duda es la resistencia de 1K sugerida en datasheet en la entrada del ultimo operacional. Ahi no estoy seguro de no estar formando un pasabajos con la capacitancia de entrada. Por ultimo, quiero aclarar que esto tene 2 fuentes de alimentacion: - una fuente para los mux y ultimo op-amp de +5 -5 v y otra para los op-amp cmos de +2.75 y -2.75v. La primera fuente (+-5v) planeo hacerla a partir de los 5v del usb por medio de 2 MC34063 (uno como regulador 5v y el otro como generador -5v) La segunda fuente, Estoy pensando en realizarla con zeners a partir de la primera, pero no estoy seguro de lograr una buena regulacion para tener un voltaje exacto en los op-amp. Tambien se me ocurrio poner un par de transistores en modo emisor-seguidor cosa de regularlos con un preset en la base como divisor de tension. ¿Que opinan? cada uno va a disipar 2.25v x algunos milamperes que consuman los operacionales. Por ultimo: hay alguna forma con un par de JFETs de reemplazar la llave mecanica AC/DC? Se tendrian que bancar 100vpp supongo. No se si es practico. Cualquier sugerencia o problema que vean en este esquematico, antes que me ponga a hacer el PCB, se agradece un monton. [/QUOTE]

Verificación