Hola, he empezado un proyecto con relacion de flip flop tipo D ,es una cerradura electronica pero al momento de estar en la etapa de prueba en el proto no me marca el cambio en el ultimo q y q negada una vez que le doy los 4 digitos. He leido el datasheet y me menciona que el rango de la señal de D y el Clk deben ser de 3V cuando yo le metia de 5 vots (una señal TTL)
Es cierta mi hipotesis? , o en que estoy fallando?
aqui dejo la simulacion que elabore. He investigado que hay otro diagramas se pueden hacer con el flip flop tipo D de CMOS, pero siendo honesto prefiero mejor los TTL's
http://www.datasheetcatalog.net/es/datasheets_pdf/H/D/7/4/HD74LS74AP.shtml
Es cierta mi hipotesis? , o en que estoy fallando?
aqui dejo la simulacion que elabore. He investigado que hay otro diagramas se pueden hacer con el flip flop tipo D de CMOS, pero siendo honesto prefiero mejor los TTL's
http://www.datasheetcatalog.net/es/datasheets_pdf/H/D/7/4/HD74LS74AP.shtml