Hola gente, necesito la ayuda de los que tengan nocion de este tipo de cpld de xilinx (xc9572xl), estoy por diseñar una pcb que contenga el programador JTAG, fuente de alimentacion, generador de clock de varias frecuencias, y los pines de In/out disponibles para uso general.
Les comento un poco que es lo que quiero hacer; en la facultad usamos este cpld para las practicas y alli lo tienen armado en una placa de "pruebas" con llaves, pulsadores, displays,etc, lo necesario para probar los programas; lo q yo quiero hacer es una placa que no este ya predefinida con sus configuraciones por asi decirlo, sino mas bien que la pueda adaptar a mis necesidades, por eso que mi idea es que todos los pines de entrada/salidas esten disponibles al usuario
Mi duda es con respecto a los GCLK (global clocks) en la hoja de datos de este cpld dispone de 3 gclk, segun yo interpreto tambien pueden funcionar como pines de entrada/salida, es asi o estoy errado?¿ de ser asi, como configuro en el ISE de xilinx dicha opcion?? al igual que los pines GSR, GTS1 y GTS2.
Les adjunto el circuito que se usa en las placas de laboratorio de la facultad.
Saludos. Diego.
Les comento un poco que es lo que quiero hacer; en la facultad usamos este cpld para las practicas y alli lo tienen armado en una placa de "pruebas" con llaves, pulsadores, displays,etc, lo necesario para probar los programas; lo q yo quiero hacer es una placa que no este ya predefinida con sus configuraciones por asi decirlo, sino mas bien que la pueda adaptar a mis necesidades, por eso que mi idea es que todos los pines de entrada/salidas esten disponibles al usuario
Mi duda es con respecto a los GCLK (global clocks) en la hoja de datos de este cpld dispone de 3 gclk, segun yo interpreto tambien pueden funcionar como pines de entrada/salida, es asi o estoy errado?¿ de ser asi, como configuro en el ISE de xilinx dicha opcion?? al igual que los pines GSR, GTS1 y GTS2.
Les adjunto el circuito que se usa en las placas de laboratorio de la facultad.
Saludos. Diego.
Última edición:
