Como encriptar y desencriptar codigo en VHDL de una secuencia validadora?

#1
Buenas noches, tengo una duda . Tengo que hacer un circuito en VHDL en Xilinix, este programa puede tener circuitos secuenciales y combinacionales, cuyas entradas son n numeros de 5 bits y los compara con la secuencia interna, cuando se cumpla la secuencia la unica señal de salida OK se pone en 1, ahora bien, el problema es que como mi codigo se hara publico y se puede ver facilmente la funciones para compara con la secuencia interna ,mi pregunta entonces se focaliza en que metodos para esconder se les ocurre o mas importante como hago para encontrar las claves de los de un programa como el mio sin tener de revisar la programacion, muchas gracias.
 
#2
No hay manera de encriptar el codigo fuente, si no quieres que alguien vea ciertas partes entonces no las incluyas en la publicacion, pero eso hara que si alguien mas quiere compilar el proyecto para hacerlo entonces no le funcionara...

La otra opcion que tienes es implementar un algoritmo de encriptacion publico y ya conocido que realice la funcion de encriptacion y desencriptacion, al ya ser un algoritmo publico no importa que la gente lo vea... de echo los publican precisamente para que todos puedan debatir sobre su seguridad y se hagan cambios para hacerlo mas fuertes...

Estos algoritmos pueden ir desde funciones "hash", hasta funciones de llave publica/llave privada, pero para poder recomendarte una necesitariamos saber mas a fondo que quieres hacer...

http://es.wikipedia.org/wiki/Hash
http://es.wikipedia.org/wiki/Encriptación
http://es.wikipedia.org/wiki/Criptografía_asimétrica
 
#3
Averigua un poco acerca de modulos IP vhdl intellectual property, que prácticamente son cajas negras y solo se conoce la función que realizan.
Incluso hay empresas que se dedican a vender módulos IP.
 
Última edición:
#4
La idea es mas o menos que el programa recibe en una secuencia que el usuario no conoce, ni los numeros (de 5 bits) ni el tamaño de la secuencia, si el usuario le pego a la clave deve salir una señal logica con 1 para indicarlo, si por ejemplo la secuencia era 1 2 3 4 5 y el usuario metio 1 2 3 4 6 nunca se prendio el indicador. Como el codigo en vhdl sera publicado para todos mis compañeros, y yo vere el de ellos, pues pense en poner maquinas de estado, y procesos que despistaran por si se ponen a seguir el codigo, pero tambien esta el asunto de como saber la secuencia de los demas, me dijeron que con la funcion assert pero no la se usar , y pues no entiendo como meter eso en el Test Bench, muchas gracias
 

Temas similares

Arriba