Diseño de Etapa de Potencia con FET´s

Saludos a todos.
Estoy intentando realizar un proyecto y me surgen algunas dudas. Tengo nociones de electrónica, pero ponerse a diseñar una etapa requiere de algunos conocimientos que no poseo, (y espero ir adquiriendo con ayuda de la gente del foro). Así que, ante todo, gracias por leer esto y perdonad si algunas de las cosas que expongo son una barbaridad, (electrónicamente hablando):facepalm:. Paso a explicar el proyecto que deseo llevar a cabo.

Se trata de un amplificador a válvulas con la etapa de potencia a FET´s. Mi intención sería realizar una etapa que entregase en torno a 100W r.m.s. a un altavoz de 8 Ohmios.
La fuente de alimentación de la etapa tiene una Vcc simétrica máxima de +/-50 voltios. Por tanto para poder conseguir 100 Watios rms, a 50 voltios, necesitaré una corriente de 4 Amperios.
La amplificación de potencia de la señal la realizaré mediante dos FET´s finales en par complementario, el IRFP9140 y el IRFP140. Formando un amplificador simétrico clase AB.

Debo reseñar que en el diseño de la etapa de potencia no voy a emplear etapas amplificadoras de tensión, sino que la señal obtenida de la amplificación a válvulas atacará directamente los transistores finales. Espero que el nivel de señal de audio sea el adecuado para controlar satisfactoriamente los FET´s, (cómo conseguir eso es tema para otro debate).

Mi duda principal es cómo se qué voltaje de bias debo emplear para que los FET´s trabajen satisfactoriamente; sabiendo que con el bias debo ajustar el punto de trabajo del transistor para que en su posterior funcionamiento dinámico amplifique adecuadamente la señal. Pero me surgen dudas porque según veo los ajustes de corriente de polarización deben hacerse teniendo en cuenta que la temperatura cambia los parámetros de los transistores de potencia y esto puede afectar a la fiabilidad de la etapa o incluso destruir el propio componente, por lo que debe compensar esos efectos…¿Estaríamos hablando, entonces, de dos circuitos independientes cada uno de los cuales estuviera realizando una función? Uno ajustando el punto de trabajo y otro controlando el control térmico o la corriente de los dispositivos.

Como veréis en el esquema de la etapa que adjunto, la tensión para ajustar la corriente en reposo de los FET´s la obtengo estabilizada en los colectores de los MJE340/50. La gráfica del Irfp9140 muestra cómo se comporta la corriente de drenaje,(Id), en función del voltaje de puerta-source,(Vgs). Para ajustar éste parámetro mediante cuatro zeners de 3.3 voltios he unido las dos ramas para generar un voltaje que sea superior al voltaje de puerta necesario para ajustar la corriente de reposo de cada transistor. Después, a través de dos trimmers de 100K, ajusto la tensión de polarización necesaria,(unos 4,2 voltios para obtener 4 Amperios), y la inyecto a las puertas de los FET´s.

No sé si para obtener una potencia de salida de 100 vatios y al ser en clase AB debería dividir entre dos la corriente necesaria. Eso me daría la mitad de Amperios por dispositivo de salida, es decir 2, si no me he equivocado en los cálculos. Entonces puede que haya escogido unos transistores demasiado grandes, ¿no?
¿Lo estoy planteando bien? ¿Necesitaría, además, de algún circuito para controlar la corriente o la temperatura de los dispositivos en dinámica?

Gracias de antemano.
 

Adjuntos

  • etapa s2.pdf
    29.9 KB · Visitas: 31
  • Id, Vgs Chart.pdf
    109.3 KB · Visitas: 22
Atrás
Arriba