Divisor de 6 bits en binario con resultado a complemento a 2

Diseñar e implementar el elemento faltante de la Unidad Aritmética-*‐Lógica:
un divisor de 6 bits. Además se deberán diseñar e implementar registros de memoria de trabajo y un subsistemadememoria.

Requerimientos Divisor
El divisor debe permitir la división entre números de 6 bits en complemento a dos (debe poder trabajar con números negativos).
Las líneas de entrada serán:
 Dividendo
 Divisor
 Línea Habilitadora
 Clock (Opcional, solamente si se implementa utilizando técnicas secuenciales)

Las líneas de salida serán:
 Cociente: 6 bits
 Residuo: 6 bits Las siguientes banderas de salida deben ser incluidas:
 ZF (Zero Flag): Indica si hubo división entre cero (resultado indefinido).
 SF (Sign Flag): Indica si el resultado de la división (cociente) es un número negativo.
 
:unsure:se parece a una tarea de digitales que me pidieron por el 3er

me pregunto yo si sera la misma?:unsure::LOL:
 
Ni un buenas noches... ni una idea para empezar? Asi nomas de orale trabajen? Ta cañon! Mejor ayudame con mi transformada Z con dsp...

Ahora resulta que somos ratones entrenados que hacen tarea...
 
Jajajaja no era la idea!!! era solo para ver si alguien me puede ayudar o encaminar con ese proyecto!!! son solo me ayuden con la parte de dividir!!! a tener una idea de como comenzar o de como hacerlo!!! eso era todo!!!



Ahhhh y gracias... jeje...
 
Bueno, asi por las buenas se puede hacer algo... Primero busca como funciona una ALU "unidad aritmetico logica"

busca la teoria de funcionamiento, por que si no entiendes como funciona, de nada te servira el circuito porque no sabras como implementarlo.

Lamentablemente, para cualquier cosa hay que estudiarle y matarse las pestañas unbuen rato. No hay de otra. Ese es el objetivo de las practicas como esas.
 
Hola dcamcha

Pero el último mensaje de este tema está fechado: 18/Oct/2010. Sin contar el tuyo y este.
Además, Morcha se enojó y no contestó más.

saludos
a sus ordenes
 
Atrás
Arriba