Simulación de contador asíncrono 4 bits divisor por 10 usando preset

He simulado un circuito sugerido para detectar el 1 del pulso número 9 (1000) y generar un pulso de preset que ponga el contador a 1111 de forma que en la bajada del siguiente pulso se ponga el contador a 0000 y empiece a contar de nuevo.
divisorpor10reduc.jpg
El cronograma:
cronograma_contador_reduc.jpg
Pensaba que al pasar el contador a 1111 se vuelve a detectar el primer 1 en la siguiente subida del tren de pulsos y se vuelve a generar un pulso de preset continuamente, con lo que el contador se queda indefinidamente a 1111.
Y según la simulación que he hecho ( con sólo 3 biestables por limitaciones de la versión del simulador y una puerta NAND porque las entradas de preset son activas en baja)
Circuito_div_por_10.JPG
eso es lo que ocurre:
Cronograma_div_por_10.JPG

Así que mi pregunta es si el circuito sugerido es realmente incorrecto o si hay algo que he pasado por alto.
 
...
Así que mi pregunta es si el circuito sugerido es realmente incorrecto o si hay algo que he pasado por alto.

Lo segundo. Fijate que la compuerta AND tiene escrito "Delta_T" y en el timing se dibuja un retardo en la señal "preset"

Este retardo ( una red RC en La entrada) te permite que el contador avance antes de presetearse.
 
Atrás
Arriba