Hola a todos, recurro a este foro para ver si alguien me puede dar alguna sugerencia para resolver los siguiente:
Resultas que como proyecto académico tengo que implementar un DDS de 20 canales con frecuencias de 500 KHz hasta 3 MHz, en sí esa parte no tengo problemas, lo he hecho en un FPGA con DAC paralelo en un sólo canal, todos los ejemplos que he encontrado en la red usan DAC's paralelos o interfaz SPI para controlar chips de Analog Devices que hace la función del DDS.
En mi caso no puedo usar esa solución, ya que yo lo tengo que implementar. Estaba pensando en usar varios DAC MCP4911 de 10bit de interfaz SPI de 20 MHz. El punto es que la verdad no tengo idea de cómo pueda afectar para la frecuencia de salida deseada ya que por lo general uno usa los bits más significativos del acumulador para la salida paralela del DAC que ya tiene la frecuencia deseada. Alguno de Uds., me podría orientar al respecto de cómo saber de antemano si es una solución posible.
De antemano gracias
Resultas que como proyecto académico tengo que implementar un DDS de 20 canales con frecuencias de 500 KHz hasta 3 MHz, en sí esa parte no tengo problemas, lo he hecho en un FPGA con DAC paralelo en un sólo canal, todos los ejemplos que he encontrado en la red usan DAC's paralelos o interfaz SPI para controlar chips de Analog Devices que hace la función del DDS.
En mi caso no puedo usar esa solución, ya que yo lo tengo que implementar. Estaba pensando en usar varios DAC MCP4911 de 10bit de interfaz SPI de 20 MHz. El punto es que la verdad no tengo idea de cómo pueda afectar para la frecuencia de salida deseada ya que por lo general uno usa los bits más significativos del acumulador para la salida paralela del DAC que ya tiene la frecuencia deseada. Alguno de Uds., me podría orientar al respecto de cómo saber de antemano si es una solución posible.
De antemano gracias
