Hola!
Estoy diseñando el Decodificador de Instrucciones para un procesador de 8 bits. Este decodificador reconocerá un set de unas 50 instrucciones de ejecución rápida (o sea que las instrucciones más complejas a lo mucho emplean 3 ciclos de reloj), pero la parte que se me complica a la hora de comenzar el diseño del decodificador es en la parte \'de decodificación\' o sea la parte donde entran los datos almacenados del Registro de Instrucciones y se interpretan como un 1 lógico en una de las 56 salidas. Quiero emplear demultiplexores 74LS138 que son de 3 a 8 líneas, pero no se como conectar las 3 líneas de cada 138 para que una sola línea esté activa, ya que si se activa más de una se estarían ejecutando dos instrucciones a la vez, creando una serie de conflictos entre los componentes que empleen las instrucciones.
Sería muy fácil usar un registro de instrucciones de 21 bits, cada quien usando sus 3 bits, pero no se puede, ya que la memoria del programa que soporta este procesador es de 65,536 palabras de 8 bits.
Como que arreglo de puertas lógicas se puede aplicar, usando las líneas E del 74138 y obviamente sus entradas A0-A2. Podría decir que es un \'pre-decodificador\' no?, ya que el primer código del registro de instrucciones lo interpreta o expande a 24 bits para activar y desactivar las entradas y las líneas de control de cada 138 para que al momento que se active la salida de uno, deshabilite todos los demás 138 para que no tengan un alto por ahí.
No puedo usar los 74LS154 o los CD4067 porque se me dificulta mucho conseguirlos, además de que no puedo usar CMOS (respecto al CD4067), puro TTL, pues los integrados usados para este uP son como los 74181, 74373, 7474, 74193, 74125, etc...
salu2! ...
Estoy diseñando el Decodificador de Instrucciones para un procesador de 8 bits. Este decodificador reconocerá un set de unas 50 instrucciones de ejecución rápida (o sea que las instrucciones más complejas a lo mucho emplean 3 ciclos de reloj), pero la parte que se me complica a la hora de comenzar el diseño del decodificador es en la parte \'de decodificación\' o sea la parte donde entran los datos almacenados del Registro de Instrucciones y se interpretan como un 1 lógico en una de las 56 salidas. Quiero emplear demultiplexores 74LS138 que son de 3 a 8 líneas, pero no se como conectar las 3 líneas de cada 138 para que una sola línea esté activa, ya que si se activa más de una se estarían ejecutando dos instrucciones a la vez, creando una serie de conflictos entre los componentes que empleen las instrucciones.
Sería muy fácil usar un registro de instrucciones de 21 bits, cada quien usando sus 3 bits, pero no se puede, ya que la memoria del programa que soporta este procesador es de 65,536 palabras de 8 bits.
Como que arreglo de puertas lógicas se puede aplicar, usando las líneas E del 74138 y obviamente sus entradas A0-A2. Podría decir que es un \'pre-decodificador\' no?, ya que el primer código del registro de instrucciones lo interpreta o expande a 24 bits para activar y desactivar las entradas y las líneas de control de cada 138 para que al momento que se active la salida de uno, deshabilite todos los demás 138 para que no tengan un alto por ahí.
No puedo usar los 74LS154 o los CD4067 porque se me dificulta mucho conseguirlos, además de que no puedo usar CMOS (respecto al CD4067), puro TTL, pues los integrados usados para este uP son como los 74181, 74373, 7474, 74193, 74125, etc...
salu2! ...
:cabezon:
Lo siento, creo es el sueño que hace que no razone muy bien que digamos ._.
