Eliminar o Reducir desfase en señal PWM

#1
Hola, arme un driver para un MOSFET IRFZ44N pero se genera un offset de 600mV aproximadamente, según leí es la distorsión del punto de cruce, muy común en una configuración push-pull. Alguien podría ayudarme a eliminarla.

P.D. Colocar los diodos de polarización que recomienda el libro que utilizo no funciona, de hecho elimina la pulsación, así que no es una opción. ...
 

Adjuntos

Última edición:
#2
La verdad que no se entiende lo que estas preguntando.

La tension que estas graficando, es la tension de gate? Y que te molesta si quedan ahi 600mV? (que no es un desfase, en todo caso un offset). Y, si no me equivoco, nada tiene que ver con distorsion de cruce sino que es la tension de conduccion del PNP.

Con esa tension el mosfet, cuya Vgs thr. minima es de 2V, esta super cortado.
Cual es el problema?
 
Última edición:
#3
Muchas gracias por contestar.
Para el diseño me guíe de un libro de amplificadores de potencia, y como dice que la distorsión es igual a Vbe, pensé que eso era, gracias por aclararlo.

Pienso que ese offset puede traerme problemas con la señal de compuerta, pero me dices que no. La verdad me entro la duda, ya que nunca se me genero una señal así, todas son de 0 al valor indicado.
Como es para un reporte tenía que colocar porque se genera y así, y si se puede solucionar.
 
#4
Eso que pusiste es una medicion real o una simulacion?

Las simulaciones son muy poco confiables. Te pueden dar una cierta nocion de lo que pasa, pero no suelen ser exactas. Ahora, no me contestaste si es la tension de gate o cual otra, aunque creo que es la tension de gate. La tension de gate en el estado bajo, a que tension del transistor PNP corresponde?

Y como se relaciona la tension de estado alto del gate del FET con la tension de conduccion del NPN? Y a que me estoy refiriendo con tension de conduccion?

Una ultima nota, estas analizando un circuito de conmutacion, en la que tienen importancia otros parametros y no la distorsion lineal de un amplificador de potencia de audio.
 
Última edición:
#5
A ok. El transistor mosfet trabaja como interruptor con una carga resistiva de 3 ohms, el arreglo push pull (transistores NPN y PNP), me debe entregar una corriente de 500mA, y una tensión mayor de 10V (para la compuerta del transistor). Cuando VBB = 12V, el NPN conduce y el PNP está en corto, y si VBB = 0V, el NPN está en corte y la corriente se descarga por el PNP. El transistor NPN debe trabajar en la región lineal para poder reducir el tiempo de recarga (tr) para las capacitancias parásitas del MOSFET. La señal es de VGS.

La corriente IG debe ser de 461mA, por es elegí IC = 500mA. La hFE a esa corriente es 80 y el VBE es 0,8V.

La gráfica es simulada, ya que no cuento con osciloscopio, pero necesito documentarlo (mi profesor dijo que no habría problema). El circuito funciona ya que el MOSFET no se calienta. Pero quería ver si se puede eliminar en la simulación, porque se que me van a preguntar.

/**********************************************************************************/

Bueno, gracias chclau, sabiendo que es un offset y no un desfase, pude encontrar la solución en el foro, colocando una resistencia del gate a un voltaje negativo se elimina y como el más cercano que tengo es GND, lo simule y funciono. Aquí la señal:
 

Adjuntos

Última edición:
#6
Como los transistores están en seguidor de emisor siempre "pierdes" la Vbe. Ponlos al revés; el PNP al positivo y en NPN al negativo, y sólo perderás la Vce(sat) que es bastante menor, unos 0,2V. De paso se calentarán menos.

PD, no se que hace el 1N4148; me huele a diodo volante pero que yo sepa la puerta es capacitiva, no inductiva.
 
#7
Según se, cuando el transistor está en la región lineal la salida está dada por:
Código:
Vout = VIN - VBE
cosa que medí y si da, en saturación si se cumple lo de:
Código:
Vout = Vcc - Vce(sat)
siempre y cuando VIN > VCC, cosa que igual probé.
El diodo 1N4148 lo puse para reducir el ringing del circuito, cosa que leí que ocurre cuando una señal de entrada oscila de estado alto a bajo muy rápido, pero como no tengo osciloscopio me guié con la teoría en esa parte.

Como ya mencione, busque en el foro sobre el offset y encontré la solución , ya que ponía desfase y no salía nada que me funcionara.
 
Última edición:
#8
En esa configuración NO se pueden saturar, es imposible y además no puede ser. A no ser que la tensión de control sea mayor de VCC y menor de GND, cosa muy fácil de hacer en un simulador pero muy complicado y muy poco práctico de hacer en la realidad.

Desfase siempre habrá; los transistores serán rápidos pero no instantáneos y el efecto de la capacidad de la puerta se puede minimizar metiendo mucha corriente pero nunca se puede eliminar del todo.
 
Última edición:

Temas similares

Arriba