Buen dia para todos.Quisiera saber si alguno de ustedes sabe como diseñar una memoria FIFO con registros 74ls374para controlar datos de entrada un sistema. Los datos con un tamaño de 8 bits llegan a la memoria asincrónicamente, los cuales se deben entregar al sistema cuando se completen grupos de 5 bytes. gracias por su tiempo.
Ingresan 8 bists por 8 lineas y salen 5 bits por 5 lineas
Ingresan 8 bists por 8 lineas y salen 5 bits por 5 lineas
Última edición: