Polarización de JFET

No entendí muy bien los cálculos cuando escribiste lo de calcular Rs, ¿Vgsq era el voltaje al que queremos polarizar?
pues siguiendo esta gráfica para máxima capacidad de manejo
Rango%252520alto.png

no se si lo hice bien por que me salió 1,3Ω :confused:, otro calculo con Voff -1,2V me salió en 4K8Ω, puse una resistencia de 4K7Ω y funciona pero se satura muy rápido por lo que quise extender la capacidad.
El circuito que hice sin Rs fue con la idea de que al recibir voltaje positivo reduciría la zona de deplexión permitiendo el paso de más corriente pero por lo que veo solo opera en un rango muy bajo de voltaje positivo (después de todo por algo es un tipo N y los gráficos no incluyen la positiva :LOL:), en el simulador lo muestra como una saturación negativa mientras la positiva no se satura (ya que es un amplificador inversor).
eL1ct en tu circuito creo que R4 y R8 están de más ya que con la realimentación de esa forma los transistores Q2 y Q4 nunca recibirán un voltaje positivo si las eliminases (de hecho Vg respecto a Vs siempre seria 0V) y con ellas siempre reciben un voltaje negativo constante, por lo que veo su único efecto seria en la corriente del circuito y la ganancia, pero no afectaría la correcta operación de los JFETs.
Ver el archivo adjunto 61103
y por otra parte, si usas realimentación negativa me parece que el voltaje en el nodo de realimentación también se equilibra a 0V por lo que creo que R9 y R10 no tendrían efecto ya que operaria igual que un operacional en sumador inversor aunque de esto si no estoy para nada seguro, habrá que medirlo.
 
Última edición:
Vgsq es la tensión de polarización en la que se monta tu señal de entrada. Para que te des una idea voy a tomar una de las gráficas que pusiste, como no pusiste el modelo del FET, voy a tomar esa curva como único dato.

Para una máxima excursión sin que haya recortes, de la curva ID vs Vgs tomás el rango donde el comportamiento se lo puede aproximar como lineal. En este caso, podríamos decir que la curva entre -4 a 0v es lineal (ahora vas a ver que eso no es así). Entonces de ese rango (-4v a 0v) tomamos el punto medio, osea -2v:



Fijate que la salida no es lineal, sino que el semiciclo positivo es mayor al negativo, eso se debe a que la señal de entrada máxima que estoy tomando es muy grande (+/- 2v pico) y en realidad esa curva tiene un comportamiento cuadrático. Para lo cual, la linealidad solo puede ser válido con señales débiles (tensiones de entradas con +/-200mV o menos). En ese caso, fijate lo que pasa:



Si bien pareciera que no hay amplificación, tene en cuenta que por un lado tenes tensión y por el otro mA, eso implica que tu FET trabaja como fuente de corriente controlado por tension.

Entonces, de acá podés sacar dos conclusiones:

- Sacar el mejor punto de la curva ID vs VGs para tener la máxima excursión posible antes de que haya recorte

- Si bien, tu excursión máxima sin recorte puede ser del orden del Volt, debés tener en cuenta que mientras más grande sea la señal, mayor va a ser la alinealidad que presenta tu FET a la salida si el FET es de señales débiles. Con lo cual para no tener distorsión no solo debes fijar tu tensión de entrada en función de los recortes por el propio FET o por la fuente de tensión a la salida (también es un limitante, Vo=Av*Vi con Vo<Vcc para que no haya recorte), sino que también por las alinealidades que presenta el FET.
 
Bueno, lo veré, como había dicho antes estoy usando JFETs 2N5457 y hasta donde yo se todos trabajan como fuente de corriente regulados por tensión ya que el voltaje se da por el divisor resistivo, por otra parte del circuito de eL1ct removí las resistencias que indiqué y cree una etapa en el protoboard solo para verificarla y funciona perfectamente como Sumador inversor, lo coloqué como mezclador de audio usando una resistencia Rs de 680Ω (solo para limitar la corriente por que como dije es probable que las entradas de los FETs siempre operen a 0V por lo que seria innecesaria la polarización negativa) y está de maravilla, con esto puedo remover el operacional de mi diseño y usar este nuevo sumador a base de JFETs para cumplir mi propósito de cero integrados :D, no dejo fotos ni video por que son las 11:45 P.M.
 
Nuyel: me alegro de que el circuito funcione bien :)
Pero, las resistencias R4 y R8 deben ser iguales a las R3 y R7 respectivamente, para que sean simetricos, y el punto de polarizacion del drenador sea lo mas cercano posible a Vcc/2. R9 y R10 tambien hacen falta (*1), para que la tension en el gate sean 0v en continua, lo de la realimentacion es solo para alterna.
Creo que la tension en el gate, no llega a equilibrarse a 0V en alterna, ya que asi el transistor no amplificaria nada, supongo que quedara la tension minima que necesita el transistor para amplificar la señal, a la ganancia establecida. Por eso los calculos de ganancia no son iguales al del operacional, es decir, calcularlo asi seria una "aproximacion".

*1: Antes no lo pense, pero, veo que tambien pueden moverse estas resistencias (R9 y R10) al punto entre C1 y R1, y C3 R5 respectivamente; puede que asi sea mas correcto.

cosmefulanito04: En cuanto Cs, no se me ocurrio por que no lo vi necesario, pero se podria poner un condensador en paralelo a Rs, ademas como tiene realimentacion, mejoraria la "precision" del circuito... por asi decirlo, la tension en el gate se acercaria mas a 0v...
 
pues ante dudas al osciloscopio:D, si esta bien esa resistencia y lo de mantener la simetria con las otras esta bien pero si el circuito no satura puede omitirse sin problemas (despues de todo no es importante que sea exactamente Vcc/2 ya que es el capacitor filtro el que se encarga de ajustar el nivel pero la saturación no seria simetrica), ahora lo unico que queda seria cambiar todos los transistores por dobles como 2N5454.

Las señales a sumar son la roja y la azul, la verde es la salida y la blanca la del nodo de suma, las escala de la salida es de 2V y las otras 3 son a 200mV, si se usa un pot debe ser de valor inferior a Rin y las señales no sufren mucha interferencia, al parecer Zin al igual que en el circuito del operacional es Rin, adjunto el diagrama del circuito simulado, Rg afecta la ganancia, es recomendable mantenerlo tambien en un valor elevado.
 

Adjuntos

  • Suma JFET.PNG
    Suma JFET.PNG
    26 KB · Visitas: 10
  • Suma JFET Diagrama.PNG
    Suma JFET Diagrama.PNG
    23.9 KB · Visitas: 18
  • Suma JFET 2.PNG
    Suma JFET 2.PNG
    19.9 KB · Visitas: 7
  • Suma JFET (pot superior a Rin).PNG
    Suma JFET (pot superior a Rin).PNG
    18.2 KB · Visitas: 7
  • Suma JFET (pot inferior a Rin).PNG
    Suma JFET (pot inferior a Rin).PNG
    18.9 KB · Visitas: 6
Última edición:
hasta donde yo se todos trabajan como fuente de corriente regulados por tensión ya que el voltaje se da por el divisor resistivo

Yo nunca dije lo contrario.

¿De qué divisor resistivo hablás? el FET es la fuente de corriente y RS es la resistencia que funciona como autopolarización para fijar la Vgsq.

Rg afecta la ganancia, es recomendable mantenerlo tambien en un valor elevado.

Si... pero no mucho. Rg solo afecta en la ganancia si es de un orden cercano a Rs-fuente (la resistencia serie de tu fuente de alterna).

A ver... para que te quede en claro el tema de la ganancia de tensión a lazo abierto (no hay realimentación alguna).

Un JFET en alterna de bajas frecuencias (1k a 22k, osea audio) se comporta de esta forma:



Donde gm puede obtenerse por curvas o por cálculo (aproximación):

- Por curva:



- Por cálculo:

[LATEX]gm=\(-2*\frac{I_{DSS}}{V_{p}}\).\(\frac{I_{dq}}{I_{DSS}}\)^{\frac{1}{2}}[/LATEX]

Por otro lado, rd sale de las curvas de gos:



[LATEX]r_{d}=\frac{1}{g_{os}}[/LATEX]

Vos estas usando una configuración Source-Común sin puentear (sin capacitor), osea esta configuracón:



Ese circuito tiene la siguiente polarización:

Idq=0,166mA
Vdsq=6,33V
Rg=470kohm
Rdrenador=33kohm
Rs=2,2kohm
Vgsq=-Idq*Rs=-0,36v

El modelo de alterna de ese circuito será este:



De ese modelo se puede obtener la ganancia de tensión a lazo abierto:

[LATEX]V_{out}=-R_{drenador}.gm.V_{gs}[/LATEX]

[LATEX]V_{x}=gm.V_{gs}.R_{s}[/LATEX]

[LATEX]V_{Rg}=V_{gs}+V_{x}=V_{gs}+gm.V_{gs}.R_{s}[/LATEX]

[LATEX]V_{Rg}=V_{in}.\frac{R_{g}}{R_{g}+R_{source}}[/LATEX]

[LATEX]A_{vs}=\frac{V_{out}}{V_{in}}=\frac{V_{out}}{V_{Rg}}.\frac{V_{Rg}}{V_{in}}[/LATEX]

[LATEX]A_{vs}=\(\frac{-R_{drenador}.gm.V_{gs}}{V_{gs}+gm.V_{gs}.R_{s}}\)\(\frac{R_{g}}{R_{g}+R_{source}}\)[/LATEX]

Simplificando Vgs:

[LATEX]A_{vs}=\(\frac{-R_{drenador}.gm}{1+gm.R_{s}}\)\(\frac{R_{g}}{R_{g}+R_{source}}\)[/LATEX]

Rsource normalmente es del oden del ohm (50 a 1 kohm como mucho), en cambio Rg es recomendable que sea del orden de los cientos de kohm, con lo cual se puede aproximar Vin=VRG, quedando Avs así:

[LATEX]A_{vs}=\frac{-R_{drenador}.gm}{1+gm.R_{s}}[/LATEX]

Si gm=1 mSiemens, entonces la ganancia del circuito sin capacitor será:

[LATEX]A_{vs}=\frac{-33kohm.1mSiemens}{1+1mSiemens.2,2kohm}=-10,19 veces[/LATEX]

¿Qué pasa si le agregás ese capacitor en paralelo con RS que te dije?

El circuito queda así:



La polarización es exactamente la misma, solo cambia el modelo dinámico (de alterna) que hice antes:



De ese modelo se puede obtener la ganancia de tensión a lazo abierto:

[LATEX]R_{paralelo}=\frac{R_{drenador}.r_{d}}{R_{drenador}+r_{d}}[/LATEX]

[LATEX]V_{out}=-R_{paralelo}.gm.V_{gs}[/LATEX]

[LATEX]V_{gs}=V_{Rg}[/LATEX]

[LATEX]V_{gs}=V_{in}.\frac{R_{g}}{R_{g}+R_{source}}[/LATEX]

[LATEX]A_{vs}=\frac{V_{out}}{V_{in}}=\frac{V_{out}}{V_{gs}}.\frac{V_{gs}}{V_{in}}[/LATEX]

[LATEX]A_{vs}=\(-R_{paralelo}.gm\).\(\frac{R_{g}}{R_{g}+R_{source}}\)[/LATEX]

Nuevamente, como Rg>>Rsource:

[LATEX]A_{vs}=-R_{paralelo}.gm[/LATEX]

Si gm=1 mSiemens y rd=3Mohm, entonces la ganancia del circuito con capacitor será:

[LATEX]A_{vs} \approx -R_{drenador}.gm=-33kohm.1mSiemens=-33 veces[/LATEX]

Como se puede ver, la ganancia aumento 3,3 veces agregando solamente un capacitor y además se simplifico bastante el análisis en alterna.
 
Exactamente iba a preguntar sobre la ganancia :D me marea ver tanto cálculos, lo voy a a notar para verlo con calma, gracias, yo decía que divisor resistivo por que el transistor fluctúa entre dos resistencias incrementando y disminuyendo el flujo entre ambas por lo tanto se comporta como si fuese una resistencia más en serie cuyo valor varia por el voltaje de entrada y el voltaje de salida lo tendríamos entre estas resistencias (entiendo que conductancia es G=1/R).
Ahora solo me queda la duda sobre la carga que puede usarse con ese circuito, también quería saber sobre la forma no inversora en la que la salida se haya entre el transistor y Rs, en esta parece que no es necesaria Rd y la corriente de salida podría ser mayor.
 
Si usas la configuración Drenador-Común, la corriente de salida será IDQ + Idseñal, osea que lo mismo que tenías antes, pero ahora tu ganancia de tensión será menor 1 (un poco menos). Por otro lado, si sacás la Rdrenador, entonces la Vdsq será mucho mayor y el punto de trabajo se te corre (posibles problemas de recorte).

Con el circuito de arriba, sacando Rdrenado, y usando Rs como carga (además de ser la resistencia de autopolarización), la polarización queda así:

Idq=166uA (se mantiene, ya que solo depende de Rs)
Rs=2k2ohm
Rg=470kohm
Rdrenador=0ohm

[LATEX]V_{dsq}=V_{cc}-I_{dq}.R_{s}=12v-0,36V=11,63v[/LATEX]

En otras palabras, si a la salida tenés una señal con un pico de mas de 400mV, vas a tener recorte :unsure:.

¿Que podrías hacer?

Aumentar la Idq lo máximo que te permita el FET, y tratar de que la caída de tensión en Rs sea de 6V aproximádamente, así tenes la Vdsq=6v.

¿Que pasa con la ganancia?

Circuito de alterna:



Pero ahora Rdrenador=0 (osea es un cable) y la Vout está en Vx. Como rd>>Rs, se puede obviar el divisor resistivo de corriente, con lo cual:

[LATEX]V_{x} \approx V_{gs}.g_{m}.Rs[/LATEX]

[LATEX]V_{Rg}= V_{gs}+V_{x} \approx V_{gs} + V_{gs}.g_{m}.Rs[/LATEX]

[LATEX]V_{Rg}=V_{in}.\frac{R_{g}}{R_{g}+R_{source}}[/LATEX]

[LATEX]A_{vs}=\frac{V_{x}}{V_{in}}=\frac{V_{x}}{V_{Rg}}. \frac{V_{Rg}}{V_{in}}[/LATEX]

[LATEX]A_{vs} \approx \frac{V_{gs}.g_{m}.Rs}{V_{gs} + V_{gs}.g_{m}.Rs}. \frac{R_{g}}{R_{g}+R_{source}}[/LATEX]

Simplificando Vgs:

[LATEX]A_{vs} \approx \frac{g_{m}.Rs}{1+g_{m}.Rs}. \frac{R_{g}}{R_{g}+R_{source}}[/LATEX]

Si Rg>>Rsource, entonces:

[LATEX]A_{vs} \approx \frac{g_{m}.Rs}{1+g_{m}.Rs}[/LATEX]

Con los valores del circuito anterior:

[LATEX]A_{vs} \approx \frac{1mSiemens.2k2ohms}{1+1mSiemens.2k2ohms}= 0,68 veces[/LATEX]

¿Que ventajas tiene esta configuración sobre la anterior?

No sabría decirte con certeza, pero me imagino que viene por el lado de la impedancia de salida, al igual que una configuración Colector-Común en los bipolares (adaptador de impedancias).
 
Si, es lo que me imagino sobre esa forma, no la pienso usar para amplificar, solo para la salida al amplificador por que ahí necesito una baja impendancia y el hecho de no tener limitada la corriente con una resistencia me hacia pensar que seria la mejor forma.
 
Bueno, corrijan me si estoy mal, estaba pensando en usar la rama negativa de la fuente (ya que es para audio con el capacitor filtro se bloquea al resto del circuito) entonces seleccioné Voff=-1,8 para el cual Id=2,7mA y sale
[LATEX]I_{dq}=I_{D}\left( 1-\frac{-0.9V}{-1.8V} \right)^{2}=\frac{I_{D}}{4}=\frac{2.7mA}{4}=675\mu A[/LATEX]
Acabo de notar que si usas medios solo divide entre 4 y ahorra te cálculos :LOL: pues no hay Rs ya que se polarizará con la rama negativa a -0.9V entonces:
[LATEX]R_{D}=\frac{V_{cc}-V_{q}}{I_{dq}}=\frac{15V-7.5V}{675\mu A}=\frac{7.5V}{675\mu A}=11111.1111\Omega [/LATEX] creo que lo cambio a 10KΩ o tendré que poner 5 resistencias en serie :LOL:
Bueno, quería también hacer un adaptador que se conectará directamente al puerto del micrófono del computador, en este caso tendría que usar una batería para dar esa polaridad negativa a G ya que el voltaje es muy bajo para autopolarizarlo con un buen rango de excursión pero eso creo que se ajustará experimentalmente ya que no hay datos para esos valores y con el consumo tan bajo quizás duraría años una LR44
¿se necesita calcular de alguna manera especial RG considerando la polarización con rama negativa? :confused:
 
Subí un esquema de lo que hiciste y el modelo de FET que usaste, sino se complica entender bien tu circuito.

De todas formas la IDQ me parece que la estas calculando mal, ya que supones que Vp (o VGS(off)) es -1,8v.

Verificá el mensaje #11.
 
Última edición:
Te ajunto el circuito como lo ensayé, D1 se podria remplazar con un LED si se requiere más voltaje o poner más diodos en serie
¿hay calculos para algo así?
 

Adjuntos

  • JFET[2].png
    JFET[2].png
    16 KB · Visitas: 589
Atrás
Arriba