Problema al simular con Pspice Orcad

Hola, ante todo presento y saludos.

Estoy haciendo un pequeño proyecto para la carrera que consiste en un contador de dos decadas mediante dos 74390 y con entrada de reloj un 555.


El tema es que probando el 74390 en spice no consigo que la simulacion sea satisfactoria.
Metiendole señal de reloj, y conectando Qa a CKB (no se que sentido tiene ni para que sirve CKB, pero en todos los sitios que he visto en internet sale asi).

Desde mis pobres conocimientos no se que estoy haciendo mal para que no me salga las distintas señales en la simulacion y me salgan las salidas en rojo.

Gracias
 

Adjuntos

  • Nueva imagen de mapa de bits.jpg
    Nueva imagen de mapa de bits.jpg
    85.1 KB · Visitas: 39
  • Nueva imagen de mapa de bits (2).jpg
    Nueva imagen de mapa de bits (2).jpg
    67.7 KB · Visitas: 20
Última edición:
Yo creo que estas confundiendo integrados y la verdad desconozco si con ese integrado puedas obtener lo que deseas pero intenta cambiar el reloj a CKB y el pin 3 a CKA...

aunque este circuito va de 2 en 2...... y si binario en Q1 a Q4 ....

o sea poniendo en alto CKA obtienes 1,3,5,7,9 y en bajo CKA 2,4,6,8

y con CKB haces el incremento.... con pulsos

revisa el datasheet
http://pdf1.alldatasheet.com/datasheet-pdf/view/27465/TI/74390.html

no te convendria mas que revise aqui en el foro contadores con el 74190 o algo asi...

saludos....
 
Última edición:
Esto es lo que me piden, anteriormente hemos simulado este integado, pero dibujandolo despiezado, es decir, los biestables que tiene dentro, las puertas logicas, etc... y se el tipo de señal que debe de dar cada salida, vamos contando en binario del del 0 al 9.

Lo que no se es porque me salen esas señales en rojo.


"Bloque 4: Contador digital.
El reloj para el contador digital es proporcionado por el bloque 2 (terminal OUT del 555).
Para ello, se empleará el circuito 74390. Este dispositivo implementa dos contadores de década que al ser
conectados en cascada determinan un único contador de dos décadas.
Para conseguir el contador de décadas, se recuerda que la entrada de reloj CKB debe estar conectada a la
salida QA. Para conectar los dos contadores se debe llevar la salida QD de uno de ellos a la entrada CKA del
otro.
Para más información sobre este componente está disponible para su descarga las hojas de características de
un fabricante de este circuito 74390."
 
Para conseguir el contador de décadas, se recuerda que la entrada de reloj CKB debe estar conectada a la
salida QA. Para conectar los dos contadores se debe llevar la salida QD de uno de ellos a la entrada CKA del
otro.

es que eso es lo que te digo en tu diagrama esta al revez.... o mal o como le quieras decir...
CKB y CKA revisalo.... eso esta pasando....
saludo
 
Última edición:
buenas
estoy haciendo el proyecto de fin de carrera y necesito usar el orcad para imprimir el fotolito. Mi problema es que no tengo ni idea casi de usar el ORCAD y me gustaria saber si alguien por ahi tiene un tutorial bueno para hacer este trabajo. Son circuitos muy sencillos los que tengo que montar.
 
Estoy simulando el siguiente circuito, el cual no tengo ningun problema.






El problema viene cuando agrego una inductancia como se ve a continuacion:



Le doy play y en el pspice me dice:



y el texto es:


**** 06/28/10 10:25:01 ******* PSpice 16.3.0 (June 2009) ****** ID# 0 ********

** Profile: "SCHEMATIC1-TPN4" [ I:\TPN4\tpn4-potencia-pspicefiles\schematic1\tpn4.sim ]


**** CIRCUIT DESCRIPTION


******************************************************************************




** Creating circuit file "TPN4.cir"
** WARNING: THIS AUTOMATICALLY GENERATED FILE MAY BE OVERWRITTEN BY SUBSEQUENT SIMULATIONS

*Libraries:
* Profile Libraries :
.INC "I:\TPN4\tpn4-potencia-pspicefiles\schematic1\TPN4\TPN4_profile.inc"
* Local Libraries :

**** INCLUDING TPN4_profile.inc ****
.STMLIB ".\TPN4.stl"

**** RESUMING TPN4.cir ****
.STMLIB "../../../tpn4-potencia-pspicefiles/tpn4-potencia.stl"
* From [PSPICE NETLIST] section of C:\Cadence\SPB_16.3\tools\PSpice\PSpice.ini file:
.lib "nom.lib"

*Analysis directives:
.TRAN 0 60ms 0
.PROBE V(alias(*)) I(alias(*)) W(alias(*)) D(alias(*)) NOISE(alias(*))
.INC "..\SCHEMATIC1.net"



**** INCLUDING SCHEMATIC1.net ****
* source TPN4-POTENCIA
V_Van N19470 0 STIMULUS=Van
X_X1 N19470 N14903 N19523 MCR729-9
I_I1 0 N14903 STIMULUS=Ig1
X_X2 N19705 N21351 N19632 MCR729-9
X_X3 N19657 N21133 N19523 MCR729-9
X_X4 N19705 N21551 N19470 MCR729-9
X_X5 N19632 N21216 N19523 MCR729-9
X_X6 N19705 N21448 N19657 MCR729-9
V_Vbn N19657 0 STIMULUS=Vbn
V_Vcn N19632 0 STIMULUS=Vcn
I_I2 0 N21351 STIMULUS=Ig2
I_I3 0 N21133 STIMULUS=Ig3
I_I4 0 N21551 STIMULUS=Ig4
I_I5 0 N21216 STIMULUS=Ig5
I_I6 0 N21448 STIMULUS=Ig6
R_R1 N32494 N19523 1 TC=0,0
L_L1 N32494 N19705 10mH

**** RESUMING TPN4.cir ****
.END
* J:\TPN4\TPN4-Potencia-PSpiceFiles\SCHEMATIC1\TPN4\TPN4.stl written on Wed Jun 23 17:51:22 2010
* by Stimulus Editor -- Serial Number: 1920102210 -- Version 16.3.0
;!Stimulus Get
;! Ig1 Analog Ig2 Analog Ig3 Analog Ig4 Analog Ig5 Analog Ig6 Analog
;!Ok
;!Plot Axis_Settings
;!Xrange 0s 32ms
;!Yrange 0 1
;!AutoUniverse
;!XminRes 1ns
;!YminRes 1n
;!Ok
.STIMULUS Ig1 PULSE( 0 1A 12.5ms 1u 1u 500u 3.3333m )
.STIMULUS Ig2 PULSE( 0 1A 15.8ms 1u 1u 500u 3.333m )
.STIMULUS Ig3 PULSE( 0 1A 19.1m 1u 1u 500u 3.3333m )
.STIMULUS Ig4 PULSE( 0 1A 21.9m 1u 1u 500u 3.3333m )
.STIMULUS Ig5 PULSE( 0 1A 12.5m 1u 1u 500u 3.3333m )
.STIMULUS Ig6 PULSE( 0 1A 12.5ms 1u 1u 500u 3.3333m )

**** 06/28/10 10:25:01 ******* PSpice 16.3.0 (June 2009) ****** ID# 0 ********

** Profile: "SCHEMATIC1-TPN4" [ I:\TPN4\tpn4-potencia-pspicefiles\schematic1\tpn4.sim ]


**** Diode MODEL PARAMETERS


******************************************************************************




X_X1.X1.Dgk X_X1.X1.Dseries X_X1.X1.Delay X_X1.X1.Dkarev
IS 100.000000E-18 10.000000E-15 1.000000E-12 100.000000E-12
RS 5 .01 .01
CJO 50.000000E-12 5.000000E-12 5.000000E-12


X_X1.X1.Dakfwd X_X1.X1.Dbreak X_X2.X1.Dgk X_X2.X1.Dseries
IS 40.000000E-12 10.000000E-15 100.000000E-18 10.000000E-15
BV 770
IBV 100.000000E-09
RS .5 5
CJO 5.000000E-12 5.000000E-12 50.000000E-12


X_X2.X1.Delay X_X2.X1.Dkarev X_X2.X1.Dakfwd X_X2.X1.Dbreak
IS 1.000000E-12 100.000000E-12 40.000000E-12 10.000000E-15
BV 770
IBV 100.000000E-09
RS .01 .01 .5
CJO 5.000000E-12 5.000000E-12 5.000000E-12 5.000000E-12


X_X3.X1.Dgk X_X3.X1.Dseries X_X3.X1.Delay X_X3.X1.Dkarev
IS 100.000000E-18 10.000000E-15 1.000000E-12 100.000000E-12
RS 5 .01 .01
CJO 50.000000E-12 5.000000E-12 5.000000E-12


X_X3.X1.Dakfwd X_X3.X1.Dbreak X_X4.X1.Dgk X_X4.X1.Dseries
IS 40.000000E-12 10.000000E-15 100.000000E-18 10.000000E-15
BV 770
IBV 100.000000E-09
RS .5 5
CJO 5.000000E-12 5.000000E-12 50.000000E-12


X_X4.X1.Delay X_X4.X1.Dkarev X_X4.X1.Dakfwd X_X4.X1.Dbreak
IS 1.000000E-12 100.000000E-12 40.000000E-12 10.000000E-15
BV 770
IBV 100.000000E-09
RS .01 .01 .5
CJO 5.000000E-12 5.000000E-12 5.000000E-12 5.000000E-12


X_X5.X1.Dgk X_X5.X1.Dseries X_X5.X1.Delay X_X5.X1.Dkarev
IS 100.000000E-18 10.000000E-15 1.000000E-12 100.000000E-12
RS 5 .01 .01
CJO 50.000000E-12 5.000000E-12 5.000000E-12


X_X5.X1.Dakfwd X_X5.X1.Dbreak X_X6.X1.Dgk X_X6.X1.Dseries
IS 40.000000E-12 10.000000E-15 100.000000E-18 10.000000E-15
BV 770
IBV 100.000000E-09
RS .5 5
CJO 5.000000E-12 5.000000E-12 50.000000E-12


X_X6.X1.Delay X_X6.X1.Dkarev X_X6.X1.Dakfwd X_X6.X1.Dbreak
IS 1.000000E-12 100.000000E-12 40.000000E-12 10.000000E-15
BV 770
IBV 100.000000E-09
RS .01 .01 .5
CJO 5.000000E-12 5.000000E-12 5.000000E-12 5.000000E-12


**** 06/28/10 10:25:01 ******* PSpice 16.3.0 (June 2009) ****** ID# 0 ********

** Profile: "SCHEMATIC1-TPN4" [ I:\TPN4\tpn4-potencia-pspicefiles\schematic1\tpn4.sim ]


**** Voltage Controlled Switch MODEL PARAMETERS


******************************************************************************




X_X1.X1.Vswitch X_X2.X1.Vswitch X_X3.X1.Vswitch X_X4.X1.Vswitch
RON .38 .38 .38 .38
ROFF 12.564100E+06 12.564100E+06 12.564100E+06 12.564100E+06
VON 5 5 5 5
VOFF 1.5 1.5 1.5 1.5


X_X5.X1.Vswitch X_X6.X1.Vswitch
RON .38 .38
ROFF 12.564100E+06 12.564100E+06
VON 5 5
VOFF 1.5 1.5


**** 06/28/10 10:25:01 ******* PSpice 16.3.0 (June 2009) ****** ID# 0 ********

** Profile: "SCHEMATIC1-TPN4" [ I:\TPN4\tpn4-potencia-pspicefiles\schematic1\tpn4.sim ]


**** INITIAL TRANSIENT SOLUTION TEMPERATURE = 27.000 DEG C


******************************************************************************



NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE


(N14903)-943.0E-12 (N19470) 0.0000 (N19523)-943.0E-12 (N19632) 269.3300

(N19657) -269.3300 (N19705) 943.0E-12 (N21133)-943.0E-12 (N21216)-943.0E-12

(N21351) 269.3300 (N21448) -269.3300 (N21551) 0.0000 (N32494) 943.0E-12

(X_X1.X1.Itot) 1.366E-18 (X_X1.X1.prod) 1.288E-27

(X_X2.X1.Itot) 0.0000 (X_X2.X1.prod) 0.0000

(X_X3.X1.Itot) 0.0000 (X_X3.X1.prod) 0.0000

(X_X4.X1.Itot) 1.366E-18 (X_X4.X1.prod) 1.289E-27

(X_X5.X1.Itot) 21.41E-06 (X_X5.X1.prod) .0058

(X_X6.X1.Itot) 21.41E-06 (X_X6.X1.prod) .0058

(X_X1.X1.dlay1) 2.914E-27 (X_X1.X1.dlay2)-76.84E-27

(X_X1.X1.dvdt0) 943.0E-12 (X_X1.X1.dvdt1)-943.0E-12

(X_X1.X1.dvdt2)-943.0E-12 (X_X1.X1.gate1)-943.0E-12

(X_X1.X1.gate2)-943.0E-12 (X_X1.X1.gate4) 0.0000

(X_X2.X1.dlay1) 2.950E-27 (X_X2.X1.dlay2)-77.76E-27

(X_X2.X1.dvdt0) 0.0000 (X_X2.X1.dvdt1) 269.3300

(X_X2.X1.dvdt2) 269.3300 (X_X2.X1.gate1) 269.3300

(X_X2.X1.gate2) 269.3300 (X_X2.X1.gate4) 0.0000

(X_X3.X1.dlay1) 2.914E-27 (X_X3.X1.dlay2)-76.84E-27

(X_X3.X1.dvdt0) 0.0000 (X_X3.X1.dvdt1)-943.0E-12

(X_X3.X1.dvdt2)-943.0E-12 (X_X3.X1.gate1)-943.0E-12

(X_X3.X1.gate2)-943.0E-12 (X_X3.X1.gate4) 0.0000

(X_X4.X1.dlay1) 2.950E-27 (X_X4.X1.dlay2)-77.76E-27

(X_X4.X1.dvdt0) 943.0E-12 (X_X4.X1.dvdt1) 0.0000

(X_X4.X1.dvdt2) 0.0000 (X_X4.X1.gate1) 0.0000

(X_X4.X1.gate2) 0.0000 (X_X4.X1.gate4) 0.0000

(X_X5.X1.dlay1) 2.914E-27 (X_X5.X1.dlay2)-76.84E-27

(X_X5.X1.dvdt0) 269.3300 (X_X5.X1.dvdt1)-943.0E-12

(X_X5.X1.dvdt2)-943.0E-12 (X_X5.X1.gate1)-943.0E-12

(X_X5.X1.gate2)-943.0E-12 (X_X5.X1.gate4) 0.0000

(X_X6.X1.dlay1) 2.914E-27 (X_X6.X1.dlay2)-76.84E-27

(X_X6.X1.dvdt0) 269.3300 (X_X6.X1.dvdt1) -269.3300

(X_X6.X1.dvdt2) -269.3300 (X_X6.X1.gate1) -269.3300

(X_X6.X1.gate2) -269.3300 (X_X6.X1.gate4) 0.0000

(X_X1.X1.anode0)-60.07E-12 (X_X1.X1.anode2)-943.0E-12

(X_X1.X1.break1)-471.5E-12 (X_X1.X1.contot) 0.0000

(X_X2.X1.anode0) 269.0200 (X_X2.X1.anode2) 269.3300

(X_X2.X1.break1) 269.0700 (X_X2.X1.contot) 0.0000

(X_X3.X1.anode0) -.3175 (X_X3.X1.anode2)-943.0E-12

(X_X3.X1.break1) -.2638 (X_X3.X1.contot) 0.0000

(X_X4.X1.anode0) 883.0E-12 (X_X4.X1.anode2) 0.0000

(X_X4.X1.break1) 471.5E-12 (X_X4.X1.contot) 0.0000

(X_X5.X1.anode0) .3412 (X_X5.X1.anode2)-943.0E-12

(X_X5.X1.break1) 269.0700 (X_X5.X1.contot) 0.0000

(X_X6.X1.anode0) -268.9900 (X_X6.X1.anode2) -269.3300

(X_X6.X1.break1) -.2638 (X_X6.X1.contot) 0.0000

(X_X1.X1.condvdt) 0.0000 (X_X1.X1.congate) 0.0000

(X_X1.X1.conmain) 0.0000 (X_X1.X1.control) 476.5E-24

(X_X2.X1.condvdt) 0.0000 (X_X2.X1.congate) 0.0000

(X_X2.X1.conmain) 0.0000 (X_X2.X1.control)-373.2E-24

(X_X3.X1.condvdt) 0.0000 (X_X3.X1.congate) 0.0000

(X_X3.X1.conmain) 0.0000 (X_X3.X1.control) 476.5E-24

(X_X4.X1.condvdt) 0.0000 (X_X4.X1.congate) 0.0000

(X_X4.X1.conmain) 0.0000 (X_X4.X1.control)-373.2E-24

(X_X5.X1.condvdt) 0.0000 (X_X5.X1.congate) 0.0000

(X_X5.X1.conmain) 0.0000 (X_X5.X1.control) 476.5E-24

(X_X6.X1.condvdt) 0.0000 (X_X6.X1.congate) 0.0000

(X_X6.X1.conmain) 0.0000 (X_X6.X1.control) 476.5E-24




VOLTAGE SOURCE CURRENTS
NAME CURRENT

V_Van 2.390E-22
V_Vbn 4.282E-05
V_Vcn -4.282E-05
X_X1.X1.VIak 1.366E-18
X_X1.X1.VdVdt 5.796E-20
X_X1.X1.VIgf 9.430E-22
X_X2.X1.VIak -4.032E-11
X_X2.X1.VdVdt 0.000E+00
X_X2.X1.VIgf -2.693E-10
X_X3.X1.VIak -4.032E-11
X_X3.X1.VdVdt 0.000E+00
X_X3.X1.VIgf 9.430E-22
X_X4.X1.VIak 1.366E-18
X_X4.X1.VdVdt 0.000E+00
X_X4.X1.VIgf 0.000E+00
X_X5.X1.VIak 2.141E-05
X_X5.X1.VdVdt 0.000E+00
X_X5.X1.VIgf 9.430E-22
X_X6.X1.VIak 2.141E-05
X_X6.X1.VdVdt 0.000E+00
X_X6.X1.VIgf 2.693E-10

TOTAL POWER DISSIPATION 2.31E-02 WATTS

Reducing minimum delta to make the circuit converge.
Reducing minimum delta to make the circuit converge.
Reducing minimum delta to make the circuit converge.
Reducing minimum delta to make the circuit converge.
Reducing minimum delta to make the circuit converge.

ERROR -- Convergence problem in transient analysis at Time = .026
Time step = 158.7E-21, minimum allowable step size = 1.000E-18

These supply currents failed to converge:

I(X_X1.X1.Emon) = -3.815uA \ -2.163uA
I(X_X3.X1.Emon) = -1.907uA \ -2.295uA
I(X_X4.X1.Emon) = 0A \ -2.427uA
I(X_X5.X1.Emon) = -1.907uA \ -2.295uA
I(X_X1.X1.VdVdt) = 2.193uA \ 2.163uA
I(X_X1.X1.VIgf) = 1.511uA \ -208.57pA
I(X_X3.X1.VIak) = 238.42nA \ -2.990nA
I(X_X4.X1.VIak) = -357.63nA \ -648.19nA
I(X_X4.X1.VIgf) = 0A \ -305.59pA
I(X_X5.X1.VIak) = 119.21nA \ 10.96nA
I(X_X5.X1.VIgf) = -20.44nA \ -208.57pA
I(X_X6.X1.VIgf) = -953.67nA \ 87.31pA

These devices failed to converge:
X_X1.X1.Dton X_X1.X1.Dtoff X_X1.X1.Dbreak X_X2.X1.Dbreak X_X3.X1.Dak1
X_X3.X1.Dton X_X3.X1.Dtoff X_X3.X1.Dbreak X_X4.X1.Dak1 X_X4.X1.Dton
X_X4.X1.Dtoff X_X4.X1.Dbreak X_X5.X1.Dak1 X_X5.X1.Dton X_X5.X1.Dtoff
X_X5.X1.Dbreak X_X6.X1.Dton X_X6.X1.Dtoff X_X6.X1.Dbreak



Last node voltages tried were:

NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE


(N14903) 205.5800 (N19470) 301.2500 (N19523) 205.5800 (N19632) -217.5400

(N19657) -83.7040 (N19705) -83.1180 (N21133) 226.1100 (N21216) 205.5800

(N21351) -211.7300 (N21448) -83.7040 (N21551) 301.2500 (N32494) -45.1730

(X_X1.X1.Itot) 249.7500 (X_X1.X1.prod) 10.0000

(X_X2.X1.Itot) 250.6800 (X_X2.X1.prod) 10.0000

(X_X3.X1.Itot) .0050 (X_X3.X1.prod) 0.0000

(X_X4.X1.Itot) 0.0000 (X_X4.X1.prod) 0.0000

(X_X5.X1.Itot) 119.1E-09 (X_X5.X1.prod) 0.0000

(X_X6.X1.Itot) .0816 (X_X6.X1.prod) .0478

(X_X1.X1.dlay1) 10.0000 (X_X1.X1.dlay2) 10.0000

(X_X1.X1.dvdt0) 95.6680 (X_X1.X1.dvdt1) 205.5800

(X_X1.X1.dvdt2) 205.5800 (X_X1.X1.gate1) 205.5800

(X_X1.X1.gate2) 205.5800 (X_X1.X1.gate4) 0.0000

(X_X2.X1.dlay1) 5.2903 (X_X2.X1.dlay2) 10.5780

(X_X2.X1.dvdt0) 134.4200 (X_X2.X1.dvdt1) -290.2700

(X_X2.X1.dvdt2) -217.5400 (X_X2.X1.gate1) -215.5200

(X_X2.X1.gate2) -217.5400 (X_X2.X1.gate4) 10.0000

(X_X3.X1.dlay1)-9.550E-09 (X_X3.X1.dlay2) 24.85E-06

(X_X3.X1.dvdt0) 0.0000 (X_X3.X1.dvdt1) 205.5800

(X_X3.X1.dvdt2) 205.5800 (X_X3.X1.gate1) 211.1100

(X_X3.X1.gate2) 205.5800 (X_X3.X1.gate4) 10.0000

(X_X4.X1.dlay1)-14.07E-09 (X_X4.X1.dlay2) 37.16E-06

(X_X4.X1.dvdt0) 0.0000 (X_X4.X1.dvdt1) 301.2500

(X_X4.X1.dvdt2) 301.2500 (X_X4.X1.gate1) 301.2500

(X_X4.X1.gate2) 301.2500 (X_X4.X1.gate4) 0.0000

(X_X5.X1.dlay1)-25.64E-09 (X_X5.X1.dlay2) 69.99E-06

(X_X5.X1.dvdt0) 0.0000 (X_X5.X1.dvdt1) 205.5800

(X_X5.X1.dvdt2) 205.5800 (X_X5.X1.gate1) 205.5800

(X_X5.X1.gate2) 205.5800 (X_X5.X1.gate4) 0.0000

(X_X6.X1.dlay1) 10.0000 (X_X6.X1.dlay2) 10.0000

(X_X6.X1.dvdt0) .5862 (X_X6.X1.dvdt1) -156.4700

(X_X6.X1.dvdt2) -83.7040 (X_X6.X1.gate1) -83.7040

(X_X6.X1.gate2) -83.7040 (X_X6.X1.gate4) 0.0000

(X_X1.X1.anode0) 206.3400 (X_X1.X1.anode2) 205.5800

(X_X1.X1.break1) 982.2000 (X_X1.X1.contot) 10.0000

(X_X2.X1.anode0) -216.7800 (X_X2.X1.anode2) -217.5400

(X_X2.X1.break1) 372.9400 (X_X2.X1.contot) 10.0000

(X_X3.X1.anode0) 205.2600 (X_X3.X1.anode2) 205.5800

(X_X3.X1.break1) 364.3600 (X_X3.X1.contot) 0.0000

(X_X4.X1.anode0) 300.9200 (X_X4.X1.anode2) 301.2500

(X_X4.X1.break1) 358.8100 (X_X4.X1.contot) 0.0000

(X_X5.X1.anode0) 205.2500 (X_X5.X1.anode2) 205.5800

(X_X5.X1.break1) 379.3600 (X_X5.X1.contot) 0.0000

(X_X6.X1.anode0) -83.1480 (X_X6.X1.anode2) -83.7040

(X_X6.X1.break1) 388.8200 (X_X6.X1.contot) 10.0000

(X_X1.X1.condvdt) 0.0000 (X_X1.X1.congate) 0.0000

(X_X1.X1.conmain) 10.0000 (X_X1.X1.control) 9.7896

(X_X2.X1.condvdt) 0.0000 (X_X2.X1.congate) 10.0000

(X_X2.X1.conmain) 10.0000 (X_X2.X1.control) 4.7092

(X_X3.X1.condvdt) 0.0000 (X_X3.X1.congate) 0.0000

(X_X3.X1.conmain) 0.0000 (X_X3.X1.control) .1825

(X_X4.X1.condvdt) 0.0000 (X_X4.X1.congate) 0.0000

(X_X4.X1.conmain) 0.0000 (X_X4.X1.control) .1929

(X_X5.X1.condvdt) 0.0000 (X_X5.X1.congate) 0.0000

(X_X5.X1.conmain) 0.0000 (X_X5.X1.control) .2093

(X_X6.X1.condvdt) 0.0000 (X_X6.X1.congate) 0.0000

(X_X6.X1.conmain) 10.0000 (X_X6.X1.control) 9.8072


**** Interrupt ****
Gracias por la ayuda!!!
 
Hola!!!!!
Saludos......saben que tengo el siguiente problema:
Quiero simular el LM317 en el PSPICE versio student, pero no aparece....segui unas instrucciones de un libro pero no me resulta......me pueden orientar en donde encontrar la forma de agregar ese dipositivo u otros?
Muchas gracias!!!
Oriel
 
Hola

Estoy tratando de simular un inverter con modulación SPWM, y el problema me surge al momento de comparar la señal de referencia con la portadora para obtener la señal de control (driver) que excitaría a los IGBT, paseando por edaboard pude ver que utilizan el bloque ETABLE al igual que en algunos libros, por ej en "Simulacion de circuitos electronicos de potencia con pspice - Amorós, Garcia"

El problema es que la salida de etable no me proporciona una señal cuadrada sino una señal triangular (portadora) modulada por la senoidal (referencia).









¿Alguien me puede ayudar? Lo que tendria que suceder es:


  • Cuando Vsin > Vtrian -> salida del comparador 1V
  • Vsin < Vtrian -> -1V
Adjunto los archivos de simulacion

9kq7us.jpg
 

Adjuntos

  • sim_spwm.rar
    423.2 KB · Visitas: 42
en el inversor los voltajes son diferenciales, debes medir con la punta de diferenciador, de una extremo de la R al otro, pork esa punta mide con respecto a tierra y te da una señal erronea.
 
Estoy tratando de simular una fuente variable (ver fuente.zip). Creo que ya monté sin problema el circuito en PSpice (ver cirps.png). El problema es que, básicamente, no simula :(. Los errores que me muestra PSpice los pueden ver en el archivo errores.png. Yo la verdad es que no sé cual es el problema.

Sinceramente cualquier ayuda sería de mucha utilidad.
 

Adjuntos

  • cirps.PNG
    cirps.PNG
    21.1 KB · Visitas: 33
  • fuente.zip
    1 MB · Visitas: 14
  • errores.PNG
    errores.PNG
    35.9 KB · Visitas: 21
Última edición:
Wfox, yo soy usuario de Workbench y Micro-cap; pero los mensajes de F1, F2, T1, D9, C1, C2, y C3 indican que olvidaste establecer algun parametro, revisa las propiedades de cada uno de esos elementos.

:cool:
 
Al parecer tienes razón. Decidí activar la casilla "Include System-defined Attributes" y aparecieron varios paramétros. Del error interpreto que debo entonces ajustar el atributo "template" en cada uno de esos elementos. Ahora el problema es que no sé qué es lo que quiere decir ese atributo. ¿Sabes en qué parte puedo leer acerca de ello?

Gracias de antemano.

EDIT: Leí por ahí que en la simulación realmente no necesito colocar los capacitores polarizados y que podía reemplazarlos por unos no poralizados. Ahora solo queda el problema del LED, fusibles y transformador.
 
Última edición:
:confused:hola quisiera saber por q al instalar pspice 9.2 en window 7 no puedo ocupar schematic ya q no encuentra las librerias de este,sabe alguien donde las puedo encontrar y como instalarlas.ejecute
el parche como administrador.
 
ya caxe por q no salian las librerias ,era por q el parche se ejecuto como administrador y al abrir schematic tambien debo abrirlo como administrador ,me di cuenta como en la 20 instalacion y desintalacion de pspice ,la cuention tonta .aca les dejo mi solucion por si les ocurria algo parecido ,luiyi.
 
Hola, soy nuevo en el foro y no muy bueno con orcad, lo que te aconsejaria es que en las propiedades del etable busques una porpiedad que esta al ultimo, vas a ver que ahi dice (-15,-15)(+15,+15) yo las cambie por (-1,-1)(+1,+1) y ahi me dio algo que se parecia a una recta, seguramente debes "saturar" el etable para que te de una senial cuadrada.
 
Atrás
Arriba