Hola buenas, lo primero es decir que trabajo con FPGA, en concreto con software de Xilinx, en él implemento un circuito lógico que luego cargo en la FPGA. Tuve que hacer un multiplicador de números en binario de 8 bits, el resultado es un número de 16 bits. Ahora me piden que exprese este resultado en decimal con displays BCD-7 segmentos, es decir que necesitaré 5 displays para representar el número ya que 2^16 = 65536, luego necesitaré un número por dígito.
Ahora bien, he pensado en hacer una tabla de verdad en la que dependiendo del valor binario que introduzca se activen o se desactiven los correspondientes segmentos de cada display e implementarla a base de puertas lógicas, pero esto supondría una tabla de verdad de 65536 filas, resultado muy grande, aunque después se pudiera simplificar mediante mapas de Karnaugh.
¿Alguna sugerencia? Se agradecerá eternamente. Un saludo!
Ahora bien, he pensado en hacer una tabla de verdad en la que dependiendo del valor binario que introduzca se activen o se desactiven los correspondientes segmentos de cada display e implementarla a base de puertas lógicas, pero esto supondría una tabla de verdad de 65536 filas, resultado muy grande, aunque después se pudiera simplificar mediante mapas de Karnaugh.
¿Alguna sugerencia? Se agradecerá eternamente. Un saludo!