Pienso que si se podria diseñar un conversor de F.I variable que cubriera el espectro
comprendida entre 2.3 -2.5 GHz.
La F.I estariia centrada en los 400 MHz,el receptor podria se un Scanner analogico o
una Dongle USB TDT con el Chipset RTL 2832.
________________________________________________________________________________
El oscilador local puede resultar una de las partes mas laboriosas del conversor 13 cm.
Hay varias maneras de obtener la frecuencia de 2 GHz necesaria para nuestro conversor ,cito algunas:
Oscilador quarzado muy estable funcionando en frecuencia proxima a 100 MHz + multiplicador parametrico
+ cavidad con multiplicador N*4 varactor.
Oscilador quarzado + multiplicador parametrico y recuperador escalonado N*>4
Estas formas implican;filtros ,amplificadores,multiplicadores ,recuperadores,amos un telar cojonudo.
La opcion mas simple que veo es un VCO estabilizado por un PLL y como obras son amores subo la
foto de un sencillisimo y barato PLL que tengo casi finiquitado el diseño.
Falta pulir un poco el filtro pasabajos de la bomba de carga y diseñar o buscar el VCO.
EXPLICACION DE FUNCIONAMIENTO DELCIRCUITO PARA LOS USUARIOS MENOS AVEZADOS
-------------------------------------------------------------------------------------------
El PLL funciona asi:
El Preescaler cuadra y divide entre 128 la señal presente en la salida del VCO,en este caso lo hace
asi debido a la configuracion del MB506 (Fujitsu),mas podria configurarse para otros valores de division
64 y 256
Cuenta pequeña.
2000 MHz VCO:128=15.62MHz,esta sera la frecuencia que leeremos a la salida del preescaler. El MC 145151-P2 puede
trabajar a un maximo de 40 Mhz.
Lo siguiente que haremos sera configurar los divisores programables del divisor F. refrencia que incorpora el PLL.
Usamos un TCXO 12.8 M y no el oscilador del PLL ,asi obtenemos una alta estabilidad en frecuencia dificil
o imposible de conseguir con un cuarzo normal.
La señal procedente del TCXO entra en el pin 27 (Osc in del PLL),a continuacion programamos el divisor.
En nuestro caso interesa que la señal procedente del TCXO sea dividida entre 8192,vemos la forma de hacerlo
en el Datasheet del 5151.
La programacion del divisor de referencia se efectua en los pines 5,6,7 (RA0,RA1;RA2) del PLL.En la hoja de
datos vemos la lista de que pines van a nivel 1/0 ("1"sin conectar ,"0" masa) para habilitar un divisor determinado
En este caso queremos que la frecuecia del TCXO sea dividida entre 8192 (RA0= "1",RA1="1",RA2="1")
Ahora necesitamos determinar el salto (Steep),para ello hacemos otra cuenta muy sencilla:
Steep=(frecuencia TCXO: div referencia)* Preescaler= (12.800/8192)*128= 200KHz
Vamos a ver la cantidad de divisores a intercalar en la cadena divisora VCO, para que el PLL capture un oscilador
funcionando en 2.00GHz.
Otra simple cuenta
Numero divisor = F VCO :Steep =2000/0.20=10.000
Esto significa que tenemos que dividir la frecuencia del VCO entre 10.000 para que el PLL capture al oscilador
Para lograr ese divisor entre 10.000 procederemos a habilitar o deshabilitar divisores fijos que contiene el 145151,
un divisor queda habilitado cuando esta a nivel logico "1",es decir no conectado,el divisor queda deshabilitado cuando
su nivel logico es "0",esto se logra conectando el pin de dicho divisor a masa.
Vemos el numero de Pin y su correspondiente divisisor.
PIN Divisor
11/ 1
12/ 2
13/ 4
14/ 8
15/ 16
16/ 32
17/ 64
18/ 128
19/ 256
20/ 512
21/ de un numero raro para FI y funciona al reves ,es decir se conecta al ponerla a masa .En este caso no conectada
22/ 4096
23/ 8192
24/ 1024
25 /2048
Visto esto vamos a restar los divisores y lo hacemos asi
10000-8192 =1808 "1"
1808- 1024=784 "1"
784- 512=272 "1"
272 - 256= 16 "1"
Ese resto "16" Es el margen de sintonia variable del PLL en este caso en particular ,podrian ser muchisimos mas canales,
mas por ahora nos bastan y sobran con 16 .
la cadena divisora del VCO quedaria asi:
8192--- 1
4096--- 0
2048--- 0
1024----1
512----1
256----1
128----0
64----0
32----0
16----0
8----1/0
4----1/0
2----1/0
1----1/0
Vamos a programar los interruptores binarios para nuestros 16 canales
S4 S3 S2 S1
______________________________
8 4 2 1
_____________________________
0 0 0 0 =2000 MHz
0 0 0 1 =1999.8 MHz
0 0 1 0 =1999.6 "
0 0 1 1 =1999.4
0 1 0 0 =1999.2
.....................
.....................
1 1 1 1 = 1997MHz
Esto es todo por ahora.Si alguien quiere profundizar mas o tiene alguna duda estare dispuesto a responder hasta donde mis humildes conocimientos lleguen.
*Error de conexionado en C5 electrolitico de 22 uF,esta mal polarizado .El positivo de C5 debe ira a +5V y no a masa
comprendida entre 2.3 -2.5 GHz.
La F.I estariia centrada en los 400 MHz,el receptor podria se un Scanner analogico o
una Dongle USB TDT con el Chipset RTL 2832.
________________________________________________________________________________
El oscilador local puede resultar una de las partes mas laboriosas del conversor 13 cm.
Hay varias maneras de obtener la frecuencia de 2 GHz necesaria para nuestro conversor ,cito algunas:
Oscilador quarzado muy estable funcionando en frecuencia proxima a 100 MHz + multiplicador parametrico
+ cavidad con multiplicador N*4 varactor.
Oscilador quarzado + multiplicador parametrico y recuperador escalonado N*>4
Estas formas implican;filtros ,amplificadores,multiplicadores ,recuperadores,amos un telar cojonudo.
La opcion mas simple que veo es un VCO estabilizado por un PLL y como obras son amores subo la
foto de un sencillisimo y barato PLL que tengo casi finiquitado el diseño.
Falta pulir un poco el filtro pasabajos de la bomba de carga y diseñar o buscar el VCO.
EXPLICACION DE FUNCIONAMIENTO DELCIRCUITO PARA LOS USUARIOS MENOS AVEZADOS
-------------------------------------------------------------------------------------------
El PLL funciona asi:
El Preescaler cuadra y divide entre 128 la señal presente en la salida del VCO,en este caso lo hace
asi debido a la configuracion del MB506 (Fujitsu),mas podria configurarse para otros valores de division
64 y 256
Cuenta pequeña.
2000 MHz VCO:128=15.62MHz,esta sera la frecuencia que leeremos a la salida del preescaler. El MC 145151-P2 puede
trabajar a un maximo de 40 Mhz.
Lo siguiente que haremos sera configurar los divisores programables del divisor F. refrencia que incorpora el PLL.
Usamos un TCXO 12.8 M y no el oscilador del PLL ,asi obtenemos una alta estabilidad en frecuencia dificil
o imposible de conseguir con un cuarzo normal.
La señal procedente del TCXO entra en el pin 27 (Osc in del PLL),a continuacion programamos el divisor.
En nuestro caso interesa que la señal procedente del TCXO sea dividida entre 8192,vemos la forma de hacerlo
en el Datasheet del 5151.
La programacion del divisor de referencia se efectua en los pines 5,6,7 (RA0,RA1;RA2) del PLL.En la hoja de
datos vemos la lista de que pines van a nivel 1/0 ("1"sin conectar ,"0" masa) para habilitar un divisor determinado
En este caso queremos que la frecuecia del TCXO sea dividida entre 8192 (RA0= "1",RA1="1",RA2="1")
Ahora necesitamos determinar el salto (Steep),para ello hacemos otra cuenta muy sencilla:
Steep=(frecuencia TCXO: div referencia)* Preescaler= (12.800/8192)*128= 200KHz
Vamos a ver la cantidad de divisores a intercalar en la cadena divisora VCO, para que el PLL capture un oscilador
funcionando en 2.00GHz.
Otra simple cuenta
Numero divisor = F VCO :Steep =2000/0.20=10.000
Esto significa que tenemos que dividir la frecuencia del VCO entre 10.000 para que el PLL capture al oscilador
Para lograr ese divisor entre 10.000 procederemos a habilitar o deshabilitar divisores fijos que contiene el 145151,
un divisor queda habilitado cuando esta a nivel logico "1",es decir no conectado,el divisor queda deshabilitado cuando
su nivel logico es "0",esto se logra conectando el pin de dicho divisor a masa.
Vemos el numero de Pin y su correspondiente divisisor.
PIN Divisor
11/ 1
12/ 2
13/ 4
14/ 8
15/ 16
16/ 32
17/ 64
18/ 128
19/ 256
20/ 512
21/ de un numero raro para FI y funciona al reves ,es decir se conecta al ponerla a masa .En este caso no conectada
22/ 4096
23/ 8192
24/ 1024
25 /2048
Visto esto vamos a restar los divisores y lo hacemos asi
10000-8192 =1808 "1"
1808- 1024=784 "1"
784- 512=272 "1"
272 - 256= 16 "1"
Ese resto "16" Es el margen de sintonia variable del PLL en este caso en particular ,podrian ser muchisimos mas canales,
mas por ahora nos bastan y sobran con 16 .
la cadena divisora del VCO quedaria asi:
8192--- 1
4096--- 0
2048--- 0
1024----1
512----1
256----1
128----0
64----0
32----0
16----0
8----1/0
4----1/0
2----1/0
1----1/0
Vamos a programar los interruptores binarios para nuestros 16 canales
S4 S3 S2 S1
______________________________
8 4 2 1
_____________________________
0 0 0 0 =2000 MHz
0 0 0 1 =1999.8 MHz
0 0 1 0 =1999.6 "
0 0 1 1 =1999.4
0 1 0 0 =1999.2
.....................
.....................
1 1 1 1 = 1997MHz
Esto es todo por ahora.Si alguien quiere profundizar mas o tiene alguna duda estare dispuesto a responder hasta donde mis humildes conocimientos lleguen.
*Error de conexionado en C5 electrolitico de 22 uF,esta mal polarizado .El positivo de C5 debe ira a +5V y no a masa
