Amplificador HighEnd Clase D de 25W a 1250Wrms sólo con 2 MosFets N

Hola Amigos estoy reuniendo los componentes para armar este amplificador y ampliar mis conocimientos pero tengo el problema que en mi ciudad consigo unos condensadores grandes de 1uF y de poliéster y en el diagrama dice que deben de ser de 1uF cerámicos ………… me pregunto será que condensadores de 100nF me pueden servir o puedo colocar electrolíticos 1uF????
Otra cosa en la tabla que aparece en el aporte de ejtagle que dice las modificaciones que toca hacer según la alimentación no aparece la que tengo +/-70V aparecen para 57V o 80V .
En este caso puedo trabajar con los datos para 80V?
 
Hola Amigos estoy reuniendo los componentes para armar este amplificador y ampliar mis conocimientos pero tengo el problema que en mi ciudad consigo unos condensadores grandes de 1uF y de poliéster y en el diagrama dice que deben de ser de 1uF cerámicos ………… me pregunto será que condensadores de 100nF me pueden servir o puedo colocar electrolíticos 1uF????
Otra cosa en la tabla que aparece en el aporte de ejtagle que dice las modificaciones que toca hacer según la alimentación no aparece la que tengo +/-70V aparecen para 57V o 80V .
En este caso puedo trabajar con los datos para 80V?

Sí, usá la de 80v...



En relación al tema del par diferencial Q3/Q4 y la fuente de corriente Q2, sí , el diseño original usaba 5mA como corriente, pero eso lleva la disipación en Q2 a 450mW si se alimenta con +/-90v, lo que está demasiado cerca del máximo que admite el transistor.

Una posibilidad es hacer R3=220ohms, y R8=R9=4k7. Eso bajará la corriente de operación de la fuente de corriente, haciendo que opere a 3mA, y eso bajará la disipación en Q2 a 286mW si se alimenta el ampli con +/-90v, lo es un poco mejor.

Bajar la corriente del par diferencial, tiene una contra, que es que disminuye la velocidad del mismo.

La otra opción que existe, que es más complicada, es colocar resistencias auxiliares para que la potencia se disipe en las mismas, y no en los transistorcitos. Por ejemplo, para alimentar el amplificador con +/-90v, dejamos R3=120ohms, R8=R9=2k2, y además hacemos las siguientes modificaciones: Cortar la conexión del colector de Q2 con la unión de los emisores de Q3 y Q4 e intercalamos una resistencia de 10kohms/0.5W. Además de eso, podemos agregar 2 resistencias más de 10k de la siguiente forma: Cortamos la unión del colector de Q3 con el nodo formado por la unión de la pata LIN y la resistencia R8, e intercalamos una resistencia de 10K/0.5W. Y hacemos lo mismo para Q4. Al final de cuentas, es como si los colectores de esos transistores, en vez de unirse directamente al circuito, se uniesen a través de una resistencia de 10k.
El resultado es que casi todo el calentamiento se producirá en la resistencia, y en el transistor casi nada de calentamiento, y podremos mantener la corriente de operación del par diferencial en 5mA, y la velocidad del mismo se mantendrá.
Por supuesto, esas resistencias de 10k cambian su valor en base a la tensión de alimentación del amplificador. 10k sirve para cuando alimentamos el ampli con +/-90v o más, pero hay que bajar su valor si el amplificador se alimenta con menos tensión

Saludos
 
Última edición:
Don Quercus, excelente lo que está armando, pero para esas potencias salvajes, yo usaría el FAN7392 en lugar del IR2110

Compré un lote de IR2110 y de FAN7392 que deben llegar en unos 15 días, quiero experimentar que tal me va si en lugar del LM311, uso el LT1016, así podría eliminar el dolor de cabeza de los BJT...

Saludos...
 
Hay que ser cautelosos con el cambio propuesto, ya que si bien se baja la disipación de cada transistor del par diferencial, el ruido se empieza a ir por las nubes ;). Hay soluciones técnicas más adecuadas para el caso particular.

Saludos

Si fuera un par diferencial para amplificar audio, te daría toda la razón. Pero, en este caso, simplemente es un conversor de nivel de desbalanceado a balanceado.

Por ahí creo que sería interesante comentarles porqué hay ahí un par diferencial con fuente de corriente, en vez de alguna otra solución...

Ese pedacito de circuito me hizo pensar mucho cuando estaba por diseñarlo... Una vez decidido que se iba a usar un IR2110 (la razón de usar un IR2110 es simplemente una cuestión de disponibilidad, que tuviera picos de corriente de manejo para los gates de los mosfets del al menos 1A, y que los tiempos de propagación desde las entradas de control (HIN y LIN) hasta el encendido de los mosfets se mantuvieran relativamente chicos (definitivamente, 200nS o menos) ... Lo ideal sería que fuera más rápido, pero, bueno, no hay drivers integrados que sean más rápidos, a un precio razonable y que sean fáciles de conseguir.

Como dije, una vez fijado que se iba a usar un IR2110, tenía un problema... Yo había decidido utilizar un LM311 como comparador, por ser el más rápido, de muy alta ganancia, u a un precio razonable, y fácil de conseguir (hay comparadores más rápidos, pero o son caros, o tienen poca ganancia o tienen histéresis... el que mejor cerraba era de lejos el LM311)

Pero el LM311 tiene salida unipolar, y yo necesitaba salida balanceada. No sólo eso, sino que para colmo de males, el IR2110 está referido a -VCC, en vez de a tierra, que es a donde está referida la salida del LM311.

Había que transformar esa salida unipolar del LM311 a salida balanceada. Y no sólo eso, encima referida a -VCC, que es lo que el IR2110 requiere.

Y además había otros requisitos extras MUY importantes: Que el circuito no introdujera demoras adicionales importantes (tiempo de propagación entre que cambia la entrada, y que las salidas reflejan el nuevo estado), y además, que las salidas diferenciales no tuviera retardo una en relación a la otra (porque sino, se produciría conducción cruzada de los mosfets!)

El único circuito razonable para cumplir con todo eso es un par diferencial discreto (por la diferencia de tensión). La fuente de corriente asegura que el circuito sea estable aún con variaciones de la tensión de alimentación (una simple resistencia en vez de la fuente de corriente hace demasiado inestable la salida), y garantiza que no exista diferencia de tiempo entre la conmutación de una salida y la otra (porque la corriente de la fuente de corriente o va por un transistor del par diferencial, o va por el otro, pero la suma de las corrientes de colector de cada transistor del par diferencial debe ser siempre igual a la corriente de la fuente de corriente.

La selección de 5mA como corriente de operación es simplemente porque a esa corriente los transistores del par diferencial tienen un HFE (ganancia) razonable, actúan un poquito más rápido... Se podría subir o bajar un poco, pero no lo bajaría a 1mA... 5mA es dentro de todo, un valor optimo.

En relación a las resistencias que sugerí para bajar la disipación de potencia, dado que acá estamos trabajando con una fuente de corriente, que tiene una impedancia de salida de 100kohms o más (es el colector de un transistor!), no afecta al nivel de ruido del amplificador :) ... Podría ponerse un capacitor en paralelo a las resistencias, pero realmente no vale la pena. Recuerden: Es una salida de corriente, no de tensión la del par diferencial. Luego esa corriente se convierte en tensión con las resistencias de 2K2 que van de las entradas HIN/LIN a -VCC. Esas resistencias de 2K2 sí son significativas a la hora del ruido del amplificador (si se subiera de 2K2 a 4K7, efectivamente, aumenta el ruido al doble al nivel del comparador), pero no aumenta en el caso de las resistencias que agregamos en el lugar que las agregamos! :) -- Para ser justos, en este punto exacto del circuito, la influencia del ruido es muy discutible, ya que en este punto hay una señal digital, no una señal analógica, por lo que el ruido es muy poca la influencia que tiene aquí.

Como detalle extra, existe otra solución aún mejor que las resistencias, que de hecho aumentaría la velocidad de respuesta del "par diferencial", y sería utilizar transistores cáscodos, es decir, en vez de la resistencia de 10k, poner otro transistorcito más, el emisor de ese transistorcito PNP iría para el lado del colector del transistor al que deberíamos conectar la r de 10k sustituida, el colector del nuevo transistor debería ir para el lado del otro punto al que se conectaría la R de 10k sustituida, y la base del nuevo transistor debería polarizarse con un divisor resistivo formado por 2 resistencias de 10k, en el caso de los transistorcitos agregados por debajo de Q3 y Q4, debería el divisor resistivo ir conectado entre GND y -VCC. Y en el caso del transistorcito agregado abajo de Q2, su divisor resistivo asociado debería ir conectado entre +VCC y GND. Sin duda aumentaría la velocidad de propagación a través del par diferencial (porque suprime el efecto miller en Q3 y Q4, lo que hace que funcionen mucho más rápido aún), pero realmente no sé si vale la pena semejante modificación (son 3 transistorcitos y 4 resistencias, porque los transistorcitos agregados abajo pueden compartir el divisor resistivo inferior) .. Pero son muchos más componentes para una mejor que capaz que ni se perciba...


Agrego un detalle más: Nunca jamás en un amplificador clase D debe usarse un comparador con histéresis, o un par diferencial con histéresis, porque la histéresis introduce tiempos muertos en los que no hay control de los mosfets. Sé que el IR tiene histéresis en sus entradas, pero es un lugar en el que no es tan crítico, ya que se busca que la transición sea lo más rápida posible. Pero, el comparador en sí, definitivamente, NO debe tener histéresis, o el nivel de distorsión será altísimo. Eso eliminó el uso de un montón de comparadores "digitales", que acá, simplemente no sirven

En relación a usar un FAN7392, es perfectamente posible, es pin a pin compatible con el IR2110, y en vez de soportar picos de 1A, soporta picos de 3A, con lo que puede manejar mosfets mucho más pesados y grandes. Tiene un pelito más de tiempo de propagación interna (20nS aprox), pero posiblemente se compensen de sobra, porque puede prender los mosfets 3 veces más rápido.

Saludos!

PD: En un amplificador clase D, la distorsión del mismo está dada por la velocidad de propagación entre que el comparador de la entrada detecta que hay que conmutar , y que el cambio sea efectivo a la salida de los mosfets.
También, la ganancia del comparador juega un papel importante, porque a más ganancia, menos distorsión (el comparador es "más sensible" al error y lo corrige más rápido ... antes que se haga mayor, por lo que termina habiendo menos distorsión)
 
Última edición:
Si fuera un par diferencial para amplificar audio, te daría toda la razón. Pero, en este caso, simplemente es un conversor de nivel de desbalanceado a balanceado.

A lo que me refería como una más adecuada solución técnica que esas dos resistencias de 10 K era justamente la opción que ud. mencionó de cascodear la salida de esos dos colectores del par diferencial (y). La misma solución es posible también para la salida de la fuente de corriente constante que alimenta al par diferencial.

En cuanto al ruido introducido por esas resistencias en esos puntos (por más que sea en el camino de una señal digital de alta frecuencia), personalmente evitaría por todos los medios introducir "batidos" adicionales al asunto. Recuerde que una simple resistencia en cada uno de esos puntos se puede convertir en una hermosa antena, si es recorrida por una señal de HF (no es lo mismo una resistencia física que la dinámica presentada por la salida de un transistor para una señal de HF!!!). Es más, sería más interesante que largas explicaciones técnicas y posturas, una visualización con osciloscopio del cambio que pueda suscitarse con o sin esas resistencias. ¿No cree? :cool:

Saludos
 
Última edición:
A lo que me refería como una más adecuada solución técnica que esas dos resistencias de 10 K era justamente la opción que ud. mencionó de cascodear la salida de esos dos colectores del par diferencial (y). La misma solución es posible también para la salida de la fuente de corriente constante que alimenta al par diferencial.

En cuanto al ruido introducido por esas resistencias en esos puntos (por más que sea en el camino de una señal digital de alta frecuencia), personalmente evitaría por todos los medios introducir "batidos" adicionales al asunto. Recuerde que una simple resistencia en cada uno de esos puntos se puede convertir en una hermosa antena, si es recorrida por una señal de HF (no es lo mismo una resistencia física que la dinámica presentada por la salida de un transistor para una señal de HF!!!). Es más, sería más interesante que largas explicaciones técnicas y posturas, una visualización con osciloscopio del cambio que pueda suscitarse con o sin esas resistencias. ¿No cree? :cool:

Saludos

Sospecho que el nivel de ruido introducido sería infimo comparado con el nivel de la señal presente en ese punto (una onda cuadrada de 0-10v aproximadamente), por lo que sería muy dificil de visualizar en un osciloscopio ... Dada la histéresis presente en las entradas del IR2110, en el único lugar donde el ruido podría afectar, sería en los flancos de subida y de bajada de la señal, lo que se trasladaría a jitter en el tiempo de conmutación exacto de los mosfets. Aún así, si suponemos un tiempo de subida de la señal de 10nS en la entrada del IR, la incertidumbre generada por el ruido (que pongamos fuera de 10mV, que me parece un tanto exagerado) sobre un escalón de 10v, sólo sería del 1/1000 de 10nS, o sea, 1pS, que resulta literamente despreciable en comparación con otros problemas que podría tener el circuito.

Básicamente, no digo que no exista, sino que no es significativo en este caso.
Si hablamos de ideales, antes de este diseño, hice otro que también creo que llegué a postear, con un driver discreto de mosfets que era muy mucho más rápido que el IR: En ese caso, efectivamente hubiera sido significativo.

Lamentablemente, el diseño a transistores puros llegó a ser una pesadilla de armar, por la dispersión en la disponibilidad de los componentes que es posible conseguir por acá, y por eso me decanté por el diseño con el IR2110, que tiene peor performance en distorsión, pero es mucho más sencillo de hacer funcionar...

Adjunto dos capturas, probé hacer una simulación para ver qué tan importante es la demora y cómo es afectada por los cambios propuestos al circuito: Lo gracioso es que el circuito con las resistencias de 10k es el que mejor funciona, aunque, es el que más demora tiene...

El retardo de propagación, según el simulador, es de 25nS para el circuito original, 33nS para el mismo circuito, pero con la corriente de la fuente de corriente reducida, 47nS para el circuito con las resistencias de 10k, y 31nS para la versión cáscoda.

El tiempo lo mido desde el inicio de la transición de la forma de onda del generador de entrada hasta que la salida que maneja al IR alcanza los 9.5v, que es cuando el IR detecta un 1 lógico..

Las conclusiones de la simulación son bastante raras: El circuito original es el más rápido, pero la señal tiene cierta inestabilidad (oscilación) que sospecho es debida a que la impedancia de la fuente de señal es asímetrica, dado que una de las entradas ve 470 ohms, y la otra ve un corto a masa... Luego le sigue el circuito cáscodo, luego sigue disminuir la corriente de la fuente de corriente, y finalmente sigue el circuito con las resistencias intercaladas de 10k, que es el que más estable parece, pero el más lento...

Para quitarme las dudas, le agregué una resistencia en la base (la otra entrada del par diferencial) que iguale las impedancias, y efectivamente,--sorpresa, sorpresa-- la inestabilidad se va... Las formas de onda se ven mucho mejores, pero la velocidad empeora (en el mismo orden que antes, me da 40nS, 51nS, 69nS y 42nS) .. ¿ Una mejora para la próxima versión, talvez ? ;)

Adjunto capturas de diagramas, de formas de onda, y el archivo fuente para duplicar la simulación en LTSpice IV.

Aún así, desde el punto de vista del menor sobrepasamiento, la versión con las resistencias de 10k parece ser la mejor, 15nS más lenta que la versión cáscoda, pero la más estable, aún más que el circuito original... sorpresa, sorpresa... (yo no me lo esperaba tampoco! ;) )

PD: Algo extraño pero útil que tiene este circuito, es que introduce una suerte de "demora al encendido" que ayuda a prevenir la conducción cruzada. Especulo con que talvez sea un retardo al "encendido" de los transistores del par diferencial, ya que los mismos trabajan al corte y a la conducción lineal, y hasta que la tensión de base alcanza los 0.7v, para un tiempo que es el que se ve como "tiempo muerto"... Es una característica interesante de este circuito...

PD2: Los capacitorcitos de 1pf simulan la capacidad de entrada del IR...

PD3: Yo hubiera esperado que la solución cáscoda fuera la más rápida de todas, pero no lo es.. Se ve que tratándose de transistores de baja señal, donde la excursión de tensión de colector es muy limitada, y donde la impedancia de salida del generador (470 ohms) es muy chica, no juega un papel tan importante como pudiera pensarse inicialmente el efecto miller

PD4: Un detalle más... En la versión con resistencias de 10k, hay un poco de sobrelapamiento en las tensiones de entrada al IR. No está completamente en 0 v cuando la tensión de la entrada opuesta comienza a subir. Para quitarme la duda, ese cruce se produce a los 3v , que para el IR ya es 0 lógico. En realidad, cualquier tensión inferior a 6v es 0 lógico para el IR, por lo que el "deadtime" introducido por este circuito con las R de 10k sería del orden de 20nS aproximadamente, realmente ideal...
 

Adjuntos

  • scheme.jpg
    scheme.jpg
    53.2 KB · Visitas: 213
  • scheme-sim.jpg
    scheme-sim.jpg
    59.8 KB · Visitas: 158
  • scheme-2.jpg
    scheme-2.jpg
    54.7 KB · Visitas: 160
  • scheme-sim-2.jpg
    scheme-sim-2.jpg
    54.6 KB · Visitas: 132
  • scheme.rar
    1.8 KB · Visitas: 150
  • scheme-2.rar
    1.9 KB · Visitas: 104
Última edición:
Resultan interesantes los cuatro escenarios que ha comparado y simulado.

Es llamativo que dé más lento con las resistencias de 10 K dispuestas entre cada colector del par diferencial y esas resistencias de 2K2, siendo que la corriente que proviene de cada colector no se vería modificada teóricamente con el agregado de esas mismas, si el voltaje de alimentación y los parámetros vinculados a la situación particular lo permiten. La capacidad parásita de cada entrada del IR "ve" 2K2 en un sentido y "ve" una fuente de corriente hacia un colector en otro sentido (para descarga/carga, respectivamente). Obviamente, a la fuente de corriente vista hacia cada colector hay que sumarle esos 10 K (que en condiciones ideales no influirían en los resultados finales, por ser ésta infinita). Ambos tiempos deberían resultar bien diferentes y, también, las formas de acumularse esos mismos tiempos (rampa lineal en un caso y exponencial en otro caso).

La sospecha que tengo es que la impedancia vista hacia cada colector (viéndolo desde cada entrada del IR hacia cada colector del par) no sea tan grande como uno la espera (calculo en torno a unos 11,36 K aprox., según mis gruesos tanteos, acorde a la relación de incremento de tiempos de 25 nS a 47 nS, que no es poco cambio). El problema es que si cada colector no se comporta ya como una verdadera fuente de corriente (en cuanto a los parámetros característicos), alguna incidencia negativa puede esperarse al agregar esas resistencias.

¿Sería posible contrastar los resultados de las simulaciones contra los de situaciones prácticas?. Yo no tengo armado el circuito, por lo cual me resultaría imposible medirlo.

Imagínese que hay muchas cosas que a un simulador se le escapa, por más que incorporemos la mayor cantidad de variables posibles.

Recuerde que es un diseño más cercano a los cuidados propios de RF que a los de BF.

Saludos (y)
 
Última edición:
Resultan interesantes los cuatro escenarios que ha comparado y simulado.

Es llamativo que dé más lento con las resistencias de 10 K dispuestas entre cada colector del par diferencial y esas resistencias de 2K2, siendo que la corriente que proviene de cada colector no se vería modificada teóricamente con el agregado de esas mismas, si el voltaje de alimentación y los parámetros vinculados a la situación particular lo permiten. La capacidad parásita de cada entrada del IR "ve" 2K2 en un sentido y "ve" una fuente de corriente hacia un colector en otro sentido (para descarga/carga, respectivamente). Obviamente, a la fuente de corriente vista hacia cada colector hay que sumarle esos 10 K (que en condiciones ideales no influirían en los resultados finales, por ser ésta infinita). Ambos tiempos deberían resultar bien diferentes y, también, las formas de acumularse esos mismos tiempos (rampa lineal en un caso y exponencial en otro caso).

La sospecha que tengo es que la impedancia vista hacia cada colector (viéndolo desde cada entrada del IR hacia cada colector del par) no sea tan grande como uno la espera (calculo en torno a unos 11,36 K aprox., según mis gruesos tanteos, acorde a la relación de incremento de tiempos de 25 nS a 47 nS, que no es poco cambio). El problema es que si cada colector no se comporta ya como una verdadera fuente de corriente (en cuanto a los parámetros característicos), alguna incidencia negativa puede esperarse al agregar esas resistencias.

¿Sería posible contrastar los resultados de las simulaciones contra los de situaciones prácticas?. Yo no tengo armado el circuito, por lo cual me resultaría imposible medirlo.

Imagínese que hay muchas cosas que a un simulador se le escapa, por más que incorporemos la mayor cantidad de variables posibles.

Recuerde que es un diseño más cercano a los cuidados propios de RF que a los de BF.

Saludos (y)

En realidad, por ahora no tengo demasiado tiempo para armar en forma práctica esta parte del circuito y medirlo, pero sin embargo, mi experiencia con el simulador y los modelos de BJT (no así con los mosfets) ha sido siempre excelente, y esperaría obtener los mismos resultados.

Creo saber cuál es la razón de las formas de onda, y las influencias de las resistencias, pero vamos por orden.

Por el tema de la forma de la subida y bajada de la tensión sobre las entradas del IR, coinciden exactamente con lo que yo esperaría. Si sacas el equivalente thevenin de la fuente de corriente y la resistencia de 2k2, te dará una fuente de tensión con una resistencia en serie de 2k2, que carga y descarga un capacitor de 1pF. Es exactamente la forma de onda que estamos obteniendo... Hasta ahí, todo bien...
Ahora, hay un detalle interesante, que se ve en el simulador... La fuente de corriente no es totalmente estable.. Se ve una una variación transitoria de 500nA en el momento de la conmutación...Es decir que la impedancia de salida de la fuente de corriente no es infinita ni de casualidad.. Aún así, eso no debería causar las formas de onda tan "raras" que se ven...
Pero, hay una razón más que explica todo, y es interesante, porque, al menos a mí, al salir de la facultad, tenía una idea de cómo funcionaban los circuitos que luego ha ido cambiando con el tiempo, y supongo que al que lee le pasará lo mismo.

Todos los análisis que nos enseñan, son siempre de pequeña señal, es decir, un modelo simplificado, pero resulta ser que ese modelo no es válido para todo uso, sino que sólo sirve para cuando los transistores están trabajando en región lineal.

Bueno, estos transistores del par diferencial no trabajan en región lineal, ese es el detalle, sino que conmutan entre región lineal y estar completamente despolarizados... ¿ Cómo puede ser ? ... Fijense que la unión base-emisor de los transistores del par diferencial por una de ellas circula corriente (5mA) y por la otra circula... 0!! .. Es decir, que un transistor está en región lineal, y el otro está cortado. No sólo está cortado uno de ellos, sino que su unión base-emisor está polarizada en inversa, esencialmente a -2.6v (los 3v de excursión de la salida del LM311)... Y un diodo polarizado en inversa, qué es ? ... Es un capacitor variable (diodo varicap!) ... Súmenle a eso que la ganancia del transistor es variable (menor corriente base emisor, menor ganancia), y verán que cuando queremos sacar al transistor, digamos, encenderlo desde estar apagado, necesariamente tendremos un retardo (descarga del capacitor de la juntura base emisor, más ir pasando por toda la curva del diodo de la unión base emisor). El resultado de toda esa parafernalia de alinealidades es extremadamente complicado de predecir con cálculos manuales... La única forma es usar las ecuaciones y modelo real del transistor, y un simulador. Y al hacerlo, obtendremos las formas de onda que estamos viendo.
¿ Porqué al agregar resistencias se pone más lento ? -- Por todas esas capacidades "parásitas" que tienen los diodos que componen el transistor .. Para que el transistor empiece a conducir, hay que cargarlas o descargarlas. Los circuitos a transistores son naturalmente asimétricos, porque son diodos en el fondo. El emisor de un transistor PNP puede "tirar" o bajar la tensión hacia abajo (opera como seguidor de emisor), pero no puede subir la tensión, en el caso de este circuito, depende exclusivamente de la fuente de corriente...

La verdad, es un tanto demasiado complejo para mi gusto, pero para eso se hicieron los simuladores ;)

PD; Si ejecutan la simulación y ven la corriente de emisor, verán que en un momento se hace negativa... Esa es la corriente que está descargando el "capacitor" formado por la juntura inversa... También se ve el efecto miller y todas las alinealidades que suponemos que están ahí.. Realmente abre la cabeza de los que nos hemos dedicado a hacer diseño de circuitos a transistores ... :O
 
Una modificación rápida hecha con photoshop, para poder integrar todas las resistencias implicadas en el cambio, encima de la placa de forma vertical. Asi quedaría mas presentable aunque se puede afinar mas.

Modificacion 2.png
 
La fuente de corriente no es totalmente estable.. Se ve una una variación transitoria de 500nA en el momento de la conmutación...Es decir que la impedancia de salida de la fuente de corriente no es infinita ni de casualidad..

Queda manifiesto que la impedancia no es ni tan grande ni constante durante la transición de la conmutación, porque estamos en condiciones dinámicas más que estáticas. En el fondo, están haciendo su efecto todas las capacidades interelectródicas (más las formadas por la polarización transitoria que va sufriendo el transistor durante la conmutación, que también las hace fluctuar durante ese proceso). Es por eso que sostengo que la mejor forma de apoyarse en lo que pueda suceder verdaderamente en esa transición es observando un oscilograma de una situación "real" (que es lo que verdaderamente resulta concluyente).

Personalmente, después de haber empleado durante muchos años la simulación para inicializar el desarrollo de mis cosas, siempre termino llevándome sorpresas a la hora de la implementación (y no es necesariamente por haber obviado un montón de consideraciones en la etapa de diseño asistido).

Como anécdota, en una ocasión me sucedió que buscando el mejor esquema de una fuente de corriente constante para un amplificador, resulta que llego a plantear en un simulador uno particular que tenía por lejos el mejor desempeño de todos (y ohhh!!! casualidad lo encuentro también planteado por un forista en el prestigioso foro DIYAUDIO). Conclusión: en la práctica, ni siquiera funciona tal cual está planteado y supuestamente funcionando todo OK en el simulador.

70436d1158421554-searching-best-ccs-ccs_coll1.png


Esos son los esquemas del forista y aquí el thread correspondiente:

http://www.diyaudio.com/forums/solid-state/86626-searching-best-ccs.html

Incluso, unos posts después, le aviso de la situación.

La fuente en cuestión es la última de la derecha. Como podrá ver, el desempeño es excelente peeero, cuénteme si se puede armar :cool:. Con ésto quiero decirle que un simulador lo puede todo, pero la palabra final la tiene la realidad, que muchas veces puede resultar muy diferente a lo predicho.

Otro caso muy renombrado es una simulación de un amplificador simétrico que Randy Slone (personaje conocido en el mundo del audio) planteó en nada menos que un libro reeditado no sé cuántas veces. El amplificador en cuestión funciona de maravillas según las simulaciones planteadas y ni siquiera puede ser implementado en la práctica.

Aquí unos de los threads:

http://www.diyaudio.com/forums/solid-state/165530-heeeelllppp-m-randy-slone-mirror-image-topology-construction-troubles.html

Saludos
 
Última edición:
Fijate que el Ing. Tagle esta hablando de capacidades de 1pf pero a la frecuencia de operacion de este ampli (mas las armonicas) las pistas del PCB tienen inductancias del orden de los 10nHy por cm (o mas) y capacidades casi del mismo orden que las que estas teniendo en cuenta en los semiconductores.
En esas condiciones es seguro que vas a tener diferencias significativas con el simulador, pero el analisis es completamente valido, y lo podes acercar a la realidad si consideras estos valores que estan distribuidos en el PCB.
 
Fijate que el Ing. Tagle esta hablando de capacidades de 1pf pero a la frecuencia de operacion de este ampli (mas las armonicas) las pistas del PCB tienen inductancias del orden de los 10nHy por cm (o mas) y capacidades casi del mismo orden que las que estas teniendo en cuenta en los semiconductores.
En esas condiciones es seguro que vas a tener diferencias significativas con el simulador, pero el analisis es completamente valido, y lo podes acercar a la realidad si consideras estos valores que estan distribuidos en el PCB.

Es muy obvio que existen todos esos parámetros distribuidos por todo el circuito (y, muy posiblemente, algunos más que ni imaginemos). Lo verdaderamente complicado es integrar todos esos parámetros en la simulación para que denote una respuesta lo más similar a una situación real. Vamos... que en la práctica muy pocos lo hacemos (por la complicación y limitación técnica que eso nos representa, que muy pocos admitimos no saberlo y que muy pocos conocemos) y tampoco es muy necesario hacerlo en determinadas circunstancias (por tiempo invertido => dinero; practicidad, etc.). El camino más fácil y concreto es la medición real de la situación.

Y no le resto validez a la simulación planteada (la veo perfecta), solo que sostengo y, el Ing. lo reconoce también, que hay cosas que superan a una necesidad práctica de la implementación en cuestión. Al fin de cuentas, ¿quién se va a complicar con todas esas especulaciones técnicas de lo que podría estar sucediendo internamente en las junturas de un transistor (de la que seguro nunca vamos a estar completamente convencidos si realmente sucede así), si con una simple medición lo puedo estar validando o refutando?
 
Última edición:
Es muy obvio que existen todos esos parámetros distribuidos por todo el circuito (y, muy posiblemente, algunos más que ni imaginemos). Lo verdaderamente complicado es integrar todos esos parámetros en la simulación para que denote una respuesta lo más similar a una situación real. Vamos... que en la práctica muy pocos lo hacemos (por la complicación y limitación técnica que eso nos representa, que muy pocos admitimos no saberlo y que muy pocos conocemos) y tampoco es muy necesario hacerlo en determinadas circunstancias (por tiempo invertido => dinero; practicidad, etc.). El camino más fácil y concreto es la medición real de la situación.

Y no le resto validez a la simulación planteada (la veo perfecta), solo que sostengo y, el Ing. lo reconoce también, que hay cosas que superan a una necesidad práctica de la implementación en cuestión. Al fin de cuentas, ¿quién se va a complicar con todas esas especulaciones técnicas de lo que podría estar sucediendo internamente en las junturas de un transistor (de la que seguro nunca vamos a estar completamente convencidos si realmente sucede así), si con una simple medición lo puedo estar validando o refutando?

Estoy de acuerdo, no es voluntad de medirlo ... De hecho, tengo el instrumental necesario para hacerlo, es sólo carencia de tiempo ... porque "parece" fácil, pero montarlo en un protoboard no es válido, por todas las capacidades distribuidas que le agregaría. Para hacerlos bien, realmente habría que hacer una plaqueta... O montar todo en el aire.

Tenés razón que la realidad usualmente es ligeramente distinta al simulador, pero, aunque no es garantía, que en el simulador ande, es un posible buen indicador de funcionamiento correcto en la realidad.

Ahora, si queremos hilar muy, muy fino (como es el caso de optimizar una fuente de corriente, u optimizar para PSRR), no hay nada que sustituya las pruebas de laboratorio reales...

Yo uso el simulador como una forma de "visualizar" lo que con cálculos manuales se pierde... No es exactamente la realidad, pero se acerca mucho más que los cálculos teóricos que se puedan hacer...

Mi experiencia con los modelos del simulador versus los componentes reales, es que si se compran componentes exactamente de la marca y tipo en los que se basó el modelo, da muy cerca... Ahora, comprando transistores chinos, es cualquier cosa (y en la realidad también, repetibilidad 0 en el caso de diseños analógicos!)
 
Tal cual ud. lo dice así sucede ;).

En mi caso, la comodidad y apoyo que ofrece un simulador es incalculable y, muchas veces, puede más contra la pereza de armar físicamente un circuito y corroborarlo.

Es más, me he llevado muchas veces sorpresas aún con el menor puñado de componentes, donde uno esperaría la mayor exactitud de predicción.

Saludos :apreton:
 
Atrás
Arriba