Esquema físico de Memoria LIFO

#1
Hola a todos,

He intentado implementar una memoria LIFO de 4 palabras y 8 bits, con desplazamiento y control de errores L/E, a base de sistemas secuenciales y combinacionales, pero me encuentro con muchos problemas:

-No se como controlar el desplazamiento para implementar el correcto funcionamiento de la LIFO, ¿ quizá usando un multiplexor, o un contador con punteros ?

Respecto al resto de cosas, corregidme si me equivoco: Incluyo una señal de clock, un bus de datos de entrada, 4 registros de 8 biestables cada uno, un bus de datos de salida, y puertas lógicas para controlar los posibles errores de Lectura / Escritura.

Si alguien puede echarme una mano con el diseño, o con algún concepto o recomendación me será de gran ayuda.

Muchas Gracias
 
#2
Hola karnaught

Aunque no entiendo bien lo que quieres decir con: “Control de errores L/E” te puedo sugerir que utilices el 74LS273 para almacenar las 4 palabras de 8 BIT’s. Una vez almacenadas se puede seleccionar en sentido inverso para cumplir con el LIFO.

Si vas a tener un BUS de entrada de datos y otro de datos de salida sería más sencillo pues se elimina la circuiteria para LEER o ESCRIBIR.

saludos
a sus ordenes
 
#3
Hola Mr.Carlos,
En primer lugar gracias por tu respuesta. Respecto a lo del “Control de errores L/E” me refiero a que si mal no tengo entendido, una memoria LIFO cuando intenta LEER y está vacía, escupe un error de Lectura, del mismo modo que si intenta escribir y está llena, ocurrirá un error de escritura. Con respecto al resto de tu sugerencia, intentaré plantear el diseño a ver como queda.

Muchas Gracias
 

Temas similares

Arriba