Impedancia de un plano tanto de masa como de tensión

Buenas, a ver si alguien me puede ayudar porque por gogle no he encontrado nada al respecto.

El caso es que estoy creando la parte de alimentación de una placa y claro, quiero tener las menores pérdidas posibles y que no tenga inductancia alguna.

Para esto aconsejan planos como se puede ver en la imagen adjunta (Leído de fabricantes como Linear, Texas,etc).
El problema que tengo es el espacio y quisiera saber cuánta área mínima puedo ocupar de la placa para tener una pérdida muy pequeña y de inductancia casi nada.

Es decir, necesito alguna ecuacion que me diga cuanta impedancia tiene un área de cobre de una placa de 1 oz.

Si alguien me pudiese ayudar con esta duda se lo agradecería.
 

Adjuntos

  • 3F7598C6-5F07-474F-969E-3355BCC9D924.jpeg
    3F7598C6-5F07-474F-969E-3355BCC9D924.jpeg
    122.4 KB · Visitas: 10
A ver , ¿ Por que sería tan tan importante una pequeña inductancia en una fuente de alimentación ? :unsure:

Las áreas de cobre no producen inductancia a menos que éstas tengan curvas, pero ésto para una fuente es despreciable !
 
Lo siento, tenía que haber explicado que tipo de fuente es.:rolleyes:
La fuente de alimentación es un conversor DC-DC Sepic, la inductancia en pista o plano me genera ruido o eso dicen los fabricantes.

Vale, entonces de la inductacia me olvidó si no tiene curvas.

¿Pero la resistencia como se podría calcular por medio del área?

Un saludo.
 
Pero esa ecuación es para pistas ,o es lo mismo?.

Es que en el caso que utilice esa ecuación, el plano del dibujo es contraproducente; ya que la largura ( supongo que es la dimensión más larga del plano del dibujo) hace que aumente la resistencia.

Según esa ecuación para disminuir la resistencia debería acortar el plano desde un pad hasta el otro pad y aumentar el ancho; cosa que no entiendo, ya que siempre me han explicado que cuanto más grande sea el plano ( tanto ancho como largo) menos resistencia tendrá.
 
Estás armando una simple fuente conmutada , no es un cohete a la luna ! Solo no hagas pistas finas y enruladas.

Esa ecuación es para pistas , cables , barras , etc , cualquier cosa que conduzca corriente.
 
Aca se esta cometiendo un error serio, por que no es lo mismo el comportamiento en DC que a altas frecuencias como las componentes espectrales de una onda cuadrada en una SMPS.
Para hacer un analisis mas o menos simple y quizas efectivo hay que simular el circuito de la fuente agregando inductancias en lugar de cables, en especial los que sean mas o menos largos en el PCB.
La inductancia de una pista anda cerca, si mal no recuerdo, a 1 nHy/mm de largo (o cm???) para frecuencias del orden de los 10 MHz.
Hay que buscar mas info....
 
Yo, la verdad, el problema que mas salta a la vista no es el tamaño de los planos sino lo super reducido que quedan los conductores entre los pads de los componentes y los planos por el "thermal relief". Habria que ver si no le podes poner un poco mas de "carne" (grosor) a las pistas ahi. Por lo demas, estas usando un controlador integrado? Si fuera asi, buscaste las recomendaciones de layout del fabricante para ese controlador? Y cual es la razon por la cual usas un SEPIC?

Saludos
 
Estás armando una simple fuente conmutada , no es un cohete a la luna ! Solo no hagas pistas finas y enruladas.
Esa ecuación es para pistas , cables , barras , etc , cualquier cosa que conduzca corriente.

Jajajajaa puede que me halla obsesionado un poco con la impedancia pero solo un poco...:silbando:

Aca se esta cometiendo un error serio, por que no es lo mismo el comportamiento en DC que a altas frecuencias como las componentes espectrales de una onda cuadrada en una SMPS..

Cierto es, debería dividir la parte continua y la parte alterna para realizar los calculos.

Para hacer un analisis mas o menos simple y quizas efectivo hay que simular el circuito de la fuente agregando inductancias en lugar de cables, en especial los que sean mas o menos largos en el PCB.
La inductancia de una pista anda cerca, si mal no recuerdo, a 1 nHy/mm de largo (o cm???) para frecuencias del orden de los 10 MHz.
Hay que buscar mas info....

Pero lo que no entiendo es que se tomen por igual planos que pistas.

Por ejemplo en las imagenes que adjunto la imagen "plano2" comparandolo con la imagen" pista" según las ecuaciones de la impedancia tendrían la misma resistencia y inductancia que la imagen"pista", lo único que diferenciaría es la parte de cobre sobrante de la imagen "plano2", y por lo mismo la imagen "plano" lo único que valdría son los 12.975mm de ancho para bajar la impedancia.

Yo, la verdad, el problema que mas salta a la vista no es el tamaño de los planos sino lo super reducido que quedan los conductores entre los pads de los componentes y los planos por el "thermal relief". Habria que ver si no le podes poner un poco mas de "carne" (grosor) a las pistas ahi. Por lo demas, estas usando un controlador integrado? Si fuera asi, buscaste las recomendaciones de layout del fabricante para ese controlador? Y cual es la razon por la cual usas un SEPIC?

Saludos

Si, es algo que tengo pendiente pero primero necesito despejar esta duda.


El CI que utilizo es el LTC1871 y los planos es una de las recomendaciones pero no dice mucho más de ellos.

Lo del Sepic es para mantener una tensión "constante" a la salida, habiendo a la entrada más o menos tensión que la que quiero proporcionar.


Un saludo y gracias.
 

Adjuntos

  • plano.png
    plano.png
    11.5 KB · Visitas: 1
  • plano_2.png
    plano_2.png
    10.9 KB · Visitas: 1
  • psita.png
    psita.png
    27.8 KB · Visitas: 1
Por ejemplo en las imagenes que adjunto la imagen "plano2" comparandolo con la imagen" pista" según las ecuaciones de la impedancia tendrían la misma resistencia y inductancia que la imagen"pista", lo único que diferenciaría es la parte de cobre sobrante de la imagen "plano2", y por lo mismo la imagen "plano" lo único que valdría son los 12.975mm de ancho para bajar la impedancia.
Cuales ecuaciones???? Si son las del link de Google, no son impedancia sino resistencia y esas son en DC.
 
Atrás
Arriba