Inversor multinivel de 7 niveles gestionado con FPGA

Hola, me llamo kikecea y estoy acabando mi ingeniería de electronica industrial y automática con el trabajo fin de grado. Estoy tratando de hacer un inversor multinivel con el diseño que os enseño en la fotografía. Tras muchas pruebas y diferentes diseños al final he conseguido que se me activen los transistores mosfet, lo único es que la señal que me aparece en el osciloscopio me pone de 1.2KHz y yo lo he diseñado para que sea de 400Hz. En el código Vhdl para la fpga utilizo esa base de tiempo y como veis en la simulación se respeta esa medida, incluso cuando mido las señales directamente en la salida de la placa de desarrollo Arty A7 las señales que me lee el osciloscopio son de 400Hz. Empiezo a dudar si será algo de como recibe la señal el osciloscopio o algo así... os enseño unas imágenes a ver si alguien me puede echar una mano... muchas gracias por vuestra ayuda :)
 

Adjuntos

  • Captura multilevel inverter.PNG
    Captura multilevel inverter.PNG
    46.8 KB · Visitas: 18
  • Captura simulacion.PNG
    Captura simulacion.PNG
    26 KB · Visitas: 18
  • Foto 17-10-20 16 41 17.jpg
    Foto 17-10-20 16 41 17.jpg
    364.9 KB · Visitas: 18
  • Foto 18-10-20 10 52 00.jpg
    Foto 18-10-20 10 52 00.jpg
    431.1 KB · Visitas: 17
  • Simulacion_FPGA_.PNG
    Simulacion_FPGA_.PNG
    54.7 KB · Visitas: 17
¿Por qué un divisor resistivo y no un PWM?
En lugar de tener ocho escalones y una eficiencia bajísima tendrías 256 escalones o más y una eficiencia cercana al 100%
El hardware sería menor, cuatro transistores en lugar de 14.

Si, hay que poner filtros y demás pero bueno...


Pueeeeeeeeessss no sé cómo decirlo. Yo veo 400Hz exactos en ese osciloscopio.
El periodo de la onda que sale en la pantalla de tu osciloscopio ocupa 10 cuadritos, la base de tiempos en 250μs por división: 10 cuadritos de 250μs =2,5ms que son 400Hz al hacer el inverso para sacar la frecuencia.
Para confirmarlo, no seas dejado, en lugar de una foto mal encuadrada, oblicua y con poco contraste, haz una captura de pantalla que se verá bien y se podrá leer perfecto. Que a lo mejor no he visto bien los la rejilla o la base de tiempos.

Creo que vas a tener que pedir cuentas a tu profesor de instrumentación que no hizo su trabajo y no te enseñó cómo funciona un osciloscopio.
 
hola @Scooter , la verdad que en las asignaturas de la universidad no vimos mucho sobre ello, pero es un tema que me interesa y sobre el que quiero aprender, me interesan mucho la electrónica de potencia y las FPGA. Tienes toda la razón, ya me he dado cuenta, y si que está bien la frecuencia, en las practicas al final prácticamente solo se usa el "autoset"... Sé que no es solo culpa de la forma de darnos las practicas en la universidad, que seguramente yo también tengo mi parte de culpa, pero creo que se podían diseñar mejor las practicas de los alumnos. Tienes razón, seguramente hay un montaje más eficiente, no encontré mucha información sobre ello y tampoco tuve mucha ayuda para guiarme, lo que fuí encontrando en internet y libros. Resulta extraño que aparentemente funcione bien así el diseño al conectar cada ir2110 con los dos mosfets sin conectar la salida Lo desde la puerta del mosfet inferior hasta tierra en lugar de al drenador de el mosfet inferior... ya que en teoría el mosfet que activa la salida Lo debería estar conectada a masa... la imagen del osciloscopio, la saqué a prisa, la verdad, pero si que voy a sacar una mejor para el informe. Te agradezco mucho tu opinión y ayuda, de verdad, quiero formarme en este campo y estoy aprendiendo :)
 
El conexionado ni lo he mirado. Con ver el divisor de tensión he tenido suficiente.

Es un sinsentido, para eso usas un DAC y uno o dos transistores en zona activa. Se calentarán si, pero menos que el divisor y la señal será mas confiable. En cuanto pongas cualquier carga ahí a la porra todo ya que la salida de los divisores de tensión solo vale cuando no se usa para nada; es decir que vale de referencia pero no para sacar potencia de ahí.
Para que la salida de un divisor de tensión sea predecible se suele poner 10 veces la corriente que se va a sacar por el divisor, eso significa un rendimiento efectivo del 5% o así.
Complicadísima, ineficiente hasta el mas allá, salida impredecible en cuanto le pongas carga o la varíes.

Lo lógico sería hacerlo por PWM el circuito es sencillo y eficiente solo que tendrás problemas de altas frecuencias que habrá que filtrar.

Como mal menor con transistores en la zona activa, se calentarán, pero menos que las resistencias, es mucho mas sencillo y es mucho mas predecible con carga cambiante y no hay problemas de ruido eléctrico.

Yo no soy experto en inversores ni mucho menos. A todo lo que acabo de decir añádele delante "yo creo que..." A lo mejor es una forma de hacer inversores que se usa, pero me parece un horrrrrrrrrrrrrrrrrrrrrrrrrror.
A mi me parece la peor posible por donde la mires. Pero insisto que no soy un experto. Si a tu tutor le gusta; palabra del señor. Amén.
 
Arriba