Hola que tal amigos... solicito ayuda... necesito elaborar un letrero en VHDL... el codigo del letrero ya lo tengo... mi problema es el siguiente... tengo 10 display de 7 segmentos, primero para controlar los display lo declare de la siguiente manera:
display: out std_logic_vector (0 to 9)
despues para declarar las salidas de los segmentos los declare asi:
segmentos: out std_logic_vector (0 to 6)
Mi problema radica en que tengo 10 displays y tengo 7 salidas por cada display, mi duda es si por ser vectores tengo 70 salidas? en total, o como se conectan mis salidas a los displays.... ahora bien supuniendo que son 70 salidas que integrado debo comprar que tenga 70 salidas?.... de ser en caso contrario me gustaria que me ayudaran para ir con mas seguridad a la hora de grabar mi codigo y no hechar a perder componentes ..
display: out std_logic_vector (0 to 9)
despues para declarar las salidas de los segmentos los declare asi:
segmentos: out std_logic_vector (0 to 6)
Mi problema radica en que tengo 10 displays y tengo 7 salidas por cada display, mi duda es si por ser vectores tengo 70 salidas? en total, o como se conectan mis salidas a los displays.... ahora bien supuniendo que son 70 salidas que integrado debo comprar que tenga 70 salidas?.... de ser en caso contrario me gustaria que me ayudaran para ir con mas seguridad a la hora de grabar mi codigo y no hechar a perder componentes ..