Aislar la toma VCC analógica de la digital

[jaumegs]

Estoy diseñando un circuito con una FPGA Cyclone III y según las instrucciones del fabricante es necesario aislar la toma VCC analógica del PLL de la digital mediante una ferrita. Según tengo entendido la elección de la ferrita debe ser acorde a la frecuencia que se desea suprimir, haciendo coincidir la máxima impedancia con dicho valor.

No tengo claro cual es esa frecuencia. ¿Es la frecuencia de reloj interno y/o la frecuencia de conmutación de las señales externas? ¿Que sucede si hay varias frecuencias?

Gracias.

 

[Americo]

las señales de externas.. esas son las nocibas a la fpga. ummmmmmm ¿reloj interno? ¿estas trabajando con una tarjeta de estudio? si es asi, entonces seguramente tiene osciladores internos de 50Mhz y de 27Mhz, pero toda la board esta ummm como decirlo... estabilizada por asi decirlo

 

[jaumegs]

Es decir, que si le meto una memoria SDRAM a 100 Mhz, para asegurar el buen funcionamiento del PLL debo colocar una ferrita cuya máxima impedancia esté a los 100 Mhz, ¿no?

¿Y que sucede si en vez de una SDRAM es una DDR-200, cuyas señales de control funcionan a 100 Mhz, pero cuyas señales de datos funcionan a 200 Mhz? ¿Dónde debe estar el máximo de la ferrita? ¿En los 100? ¿Los 200? ¿Un punto intermedio que me asegure una buena atenuación para ambas frecuencias?

Gracias por la respuesta.