La verdad no se si vale la pena, nunca hice una multiplexación de 7segmentos usando lógica convencional, pero se supone que la idea sería ahorrar decodificadores y trabajar con una sola tira de resistencias limitadoras.
Osea, me imagino algo así:
- Etapa generadora de clock (555) que permita tiempos de refrescos de c/dígito.
- Shifter con el clock, tal que vaya habilitando los distintos dígitos (los comunes de display a la salida del shifter).
- Etapa contadora BCD con su base de tiempo, tantos dígitos como sea necesarios.
- De alguna forma tomar solo la salida de 1 contador (vas a tener tantos contadores como dígitos) y que vaya al decodificador BCD/7segmentos, habría que implementar alguna lógica o usar algo con salidas de alta impedancia.
Toooodo ese circuito, creo que vale la pena solo cuando tenés muchos dígitos, si solo manejas 2 dígitos, te va a salir más barato manejar c/dígito por separado y sin multiplexar.
Alternativa piola, usar uC para multiplexar
.
