Calculo Impedancia de Entrada IC Cypress

#1
Buenos Dias,

Soy nuevo por aqui, ante todo espero poder colaborar activamente en este foro tanto dando como recibiendo.

Estoy realizando una aplicación para sensado de baterias, dicha aplicacion requiere de un divisor resistivo para adaptar una tension de 24V/12V a un ADC con rango 0-3.3V.

Para ello realize un divisor resistivo, pero necesito cierta fiabilidad en la medida, es por ello que queria calcular la impedancia de entrada del ADC para tener asi una referencia a la hora de calcular el divisor.

Las medidas no requeriran de tasas de muestreo altas, a lo sumo 100Hz aproximadamente.

El ADC tiene una resistencia de entrada de 2.2K y un condensador de 10pF.

Tras leer varios articulos, de Texas Instruments (Aun no me deja colgar URLs el foro), llegue a la conclusión de que en tasas de muestreo bajas, la impedancia de entrada del ADC es muy elevada, debido a que el condensador al tratar una frecuencia baja, tiene una impedancia elevada, dando como resultado una impedancia de entrada alta. Por lo que solo debía preocuparme, de que la resistencia inferior del divisor, que se encuentra en paralelo con esta impedancia de entrada, no fuese demasiado elevada para dar lugar a errores de medida.

Me gustaría saber que opinan, si debo meterme mas en materia con los artículos para calcular exactamente cual es la resistencia máxima de la fuente de tensión (O muestras), o en aplicaciones donde el muestreo es bajo no es necesario.

Comentar, que mi divisor, en principio estaba compuesto por una resistencia superior de 150K, y una inferior de 10K.

Un saludo y Gracias
 
#2
mmmm, no se

yo ante la duda supondria que la resistencia y el capacitor del modelo del ADC estan en paralelo. Estan usando un PSOC de Cypress? Si asi fuera, esos bichos no incluyen amplificadores de ganancia programable?

Si es asi, yo empezaria por poner el ampli luego del divisor y ya no tengo que estar pensando si la impedancia de entrada del ADC me interfiere con el divisor resistivo.
 
#3
mmmm, no se

yo ante la duda supondria que la resistencia y el capacitor del modelo del ADC estan en paralelo. Estan usando un PSOC de Cypress? Si asi fuera, esos bichos no incluyen amplificadores de ganancia programable?

Si es asi, yo empezaria por poner el ampli luego del divisor y ya no tengo que estar pensando si la impedancia de entrada del ADC me interfiere con el divisor resistivo.
Buenos Dias,

Gracias por la pronta respuesta, pues no tengo claro si esta en serie o en paralelo, ya que no encuentro el modelo del ADC.Pero juraria que es en Serie, la resistencia de 2.2K se encarga de cargar el condensador.

De todas formas, acabo de leer esto en el datasheet del SAR:

"Analog inputs are low impedance"

Por lo que en este caso, como comentas, lo mejor puede que sea introducir uno de los Operacionales del PSOC como seguidor a modo de buffer. Ya que si los puertos tienen una baja impedancia, cualquier resistencia que pongas en la parte inferior del divisor, a no ser que sea muuuy baja, va a ocasionar un error de medida. Si estoy en lo cierto claro...jejejeje

Un saludo y Gracias
 
#4
Coincido con chclau, coloca un AO en modo seguidor para evitar errores en las lecturas. Ten en cuenta el offset de salida si te puede llegar a molestar en la medicion.
 
#5
Recurrire al OPAMP sin duda. El offset no es mayor problema, no se va a llegar a los margenes superior e inferior del OPAMP realmente, se va a trabajar en un rango medio.

Un Saludo y Gracias
 

Temas similares

Arriba