Sumador-Restador de 4 bits con 20 compuertas

#1
Bueno, a decir verdad, ya he usado el buscador para referirme a este tema y sí he encontrado respuestas, pero no son necesariamente lo que busco.

El trabajo que debo realizar es implementar la lógica para un sumador-restador de números positivos de 4 bits. Así, la suma puede resultar ser desde 0 a 30, y la resta, desde 0 a -15.
Aunque ya lo he desarrollado, lo que nos pide el profesor es usar la menor cantidad posible de compuertas lógicas para hacerlo funcionar, es decir, simplificarlo al máximo. En base a ello será nuestro calificativo.

En las primeras versiones que hice, conseguí que funcionase con muchas compuertas, y además usaba 4 sumadores 74LS283. Ya luego he conseguido reducir las compuertas (y contando también negadores) a 31.

Se nos permite usar los circuitos: 74LS283 y 74LS48. Éste último recibe como entrada un número de 4 bits y muestra el número correspondiente (hasta el 9 tan sólo) en un display de 7 segmentos cátodo común.

Bueno, conversando con mis compañeros, pero que son de otros grupos, dicen haber reducido hasta 28 (contando compuertas y negadores) y otro grupo presume de haber llegado hasta 20. La verdad, esto último no lo creeré hasta verlo (mientras tanto creeré que ellos no están contando todas las compuertas y sólo las que conforman la lógica central).

Estoy adjuntando mi desarrollo. Por favor, si pueden ayudarme a reducir circuitalmente la lógica les estaría muy agradecido.

PD: El proyecto debe abrirse desde ISIS de Proteus
 
Última edición por un moderador:
#5
Hola Polimerización

Tu Sumador-Restador sin el decodificador aparece en la imagen adjunta
Tiene una salida de 5 BIT’s.

Que tal si a este circuito le “Pegas” el que aparece en este enlace:
https://www.forosdeelectronica.com/f25/convertir-binario-bcd-16054/#post616394
De: OrlandO
Mensaje #13
Fechado: 08/Abr/2010

El diseño de OrlandO está desarrollado con:
3 74LS138.
7 Compuertas AND.
2 Compuertas NAND.
3 74LS83.
Si cuentan solo las compuertas serían solamente 9.

Hay otros, por ejemplo el que te adjunto como imagen. Solo que de este ya no encontré el enlace.
Este diseño está desarrollado con:
4 74LS151.
3 Compuertas NAND.
1 Inversor.

Espero te sirvan

saludos
a sus ordenes
 

Adjuntos

#6
Bueno, sinceramente el trabajo ya lo he presentado luego de haberlo reducido un poco más, a 25 compuertas y 4 negadores (además de los 2 sumadores y los 2 integrados 74LS48).
La idea era implementar la lógica faltante, considerando que debíamos usar los 2 sumadores y los integrados 74LS48, por lo que no creo que haya permitido el uso de decoders. Es decir, debíamos usar un mínimo de compuertas pero no añadir más integrados.

Después de todo, el compañero que decía tener 20 compuertas, tenía muchísimas más, y mi trabajo junto a otro fueron los más reducidos.
Sin embargo, mi grupo no consiguió el puntaje perfecto porque uno de mis compañeros falló una pregunta. Siento que debí haberle explicado un poco más el desarrollo que seguí. Porque todos participamos, pero no elaborando un solo circuito, sino independientemente y elegimos el mío.

De todos modos, muchas gracias por responder y por su tiempo.
 

Temas similares

Arriba