Hola soy nuevo en este mundillo de la sintetización no se si este sea el sitio correcto de el post recien estoy aprendiendo a sintetizar FPGA con verilog y hasta ahora los ejemplos que he visto son MUXde 32bits, ALU de 32 bits shiffter de 12bits 32bits memoria de 128bits o algun multiplo de 12 bits. Pero he visto algunos casos en los que lo hacen parametrizable es decir Nbits y supongo lo varian de 1 a N, eso de que me sirve? me gustaria un ejemplo para ver si logro implementarlo.