Cual es la ventaja de usar bloques parametrizables?

[sonrasiel]

Hola soy nuevo en este mundillo de la sintetización no se si este sea el sitio correcto de el post recien estoy aprendiendo a sintetizar FPGA con verilog y hasta ahora los ejemplos que he visto son MUXde 32bits, ALU de 32 bits shiffter de 12bits 32bits memoria de 128bits o algun multiplo de 12 bits. Pero he visto algunos casos en los que lo hacen parametrizable es decir Nbits y supongo lo varian de 1 a N, eso de que me sirve? me gustaria un ejemplo para ver si logro implementarlo.

 

[chclau]

La ventaja de realizar un bloque parametrizable es que una vez que diseñaste y verificaste algunas de las configuraciones, lo podes utilizar con confianza para otros proyectos. Las alternativas de copiar y pegar y reemplazar en cada lugar las constantes son receta casi segura para equivocarse, al usar parametros se simplifica. Ademas, a un parametro se le puede dar un nombre que sea representativo de su funcion.

En vez de ver dos veces el numero 16 sin saber que es, si ves dos constantes que se llaman ADDR_BUS_W y DATA_BUS_W, queda mucho mas claro de que se trata. Y si cambia el ancho del bus de datos pero no el de direcciones, al tener una constante se realiza con facilidad, en cambio, si hubieras usado el numero 16 existe la probabilidad de que te equivocaras cambiando donde no se debe o no cambiando donde si es necesario.